3. Multímetros digitales
3.3 Convertidores analógico–digitales
El núcleo de un DMM es el convertidor A/D, que determina un gran número de sus cualidades y justifica la necesidad de varios de sus circuitos de acon- dicionamiento de la señal de entrada. Se expone a continuación cuáles son sus parámetros de mayor interés aquí y se describen brevemente las dos téc- nicas de conversión más frecuentes en DMMs: el método de la doble rampa y el de las aproximaciones sucesivas.
Los parámetros que caracterizan el proceso de conversión en sí mismo son: la resolución, el tiempo de conversión, la linealidad o conformidad a la regla de asignación de código y el rechazo de las interferencias de modo serie, es decir, superpuestas (sumadas) a la tensión de entrada. La etapa de entrada del CAD queda caracterizada por el campo de tensiones aceptadas y su polaridad, y por su impedancia equivalente. En la salida son importantes el código (binario natural, BCD,...), los niveles de tensión e impedancias (CMOS, TTL, ECL,...), y el formato (serie o paralelo).
Hay cuatro grandes familias de CADs: los basados en integración, los que utilizan modulación sigma-delta, los de retroacción (feedback) y los
convertidores paralelos (flash). En los CADs integradores se convierte la
tensión de entrada en un tiempo o frecuencia que se mide con un reloj y un contador. Tienen alta resolución pero baja velocidad. Pertenecen a este gru- po los convertidores de doble rampa, y variantes, los convertidores ten- sión/frecuencia y otros. Los convertidores basados en modulación sigma- delta utilizan también un integrador pero su salida es un tren de pulsos digi-
tales. En los convertidores con retroacción hay un convertidor digital- analógico cuya salida se compara con la entrada actual, y se ajusta la prime- ra hasta igualar a la segunda. Su velocidad de conversión es media-alta pero tienen menor resolución que los convertidores integradores. Son de este tipo los convertidores de aproximaciones sucesivas y los de rampa escalonada. Los convertidores paralelos comparan de una vez la tensión de entrada con los 2N – 1 niveles de tensión necesarios para cuantificar la tensión de entra-
da, que se obtienen mediante un divisor de tensión resistivo a partir de una única tensión de referencia. El elevado número de comparadores de tensión necesario encarece el precio de estos convertidores, que se destinan sólo a la digitalización de señales de alta frecuencia, por ejemplo en osciloscopios digitales.
3.3.1
Convertidores A/D de doble rampa
En un CAD de doble rampa se convierte la tensión analógica de entrada en
una corriente proporcional que se integra cargando un condensador durante un tiempo fijo determinado por un oscilador de frecuencia estable (primera rampa) (figura 3.3). El condensador se descarga luego (segunda rampa) me- diante una corriente proporcional a una tensión de referencia interna, cono- cida y estable, y de signo opuesto a la entrada. El tiempo que tarda en des- cargarse el condensador es proporcional a la tensión de entrada. Al final del tiempo de carga fijo, T, el condensador alcanza una tensión
τ τ =
³
= C 0 1 T x x V V V dt T (3.2)donde τ es la constante de tiempo del integrador. La descarga hasta 0 V cuando se aplica una tensión de referencia Vr dura un tiempo tx tal que
τ τ + − =
³
= r C r 1 0 TT tx x V V V dt t (3.3)De estas dos ecuaciones se deduce
r
x x
t V
T = −V (3.4)
La relación entre la tensión de entrada y la de referencia se puede obtener, pues, midiendo una relación de tiempos.
Figura 3.3 En un convertidor A/D de doble rampa se integra durante un tiempo conocido T la
tensión desconocida, y luego se mide el tiempo necesario para descargar el condensador de integración.
Antes de las dos fases de carga y descarga suele haber una fase de autocero:
se pone a masa la entrada de señal y se carga un condensador con la salida del integrador; esta tensión, debida a la presencia de variaciones del cero (decalado), se toma como nivel “cero” en las operaciones posteriores, que de esta forma no se ven afectadas por aquellas variaciones. Otra alternativa para corregir el cero es restar digitalmente el valor de su variación. Para ello se hacen dos ciclos de doble rampa: el primero con entrada nula, y el segun- do con la tensión que se desea convertir. Estos últimos convertidores se de- nominan de cuádruple rampa.
En los multímetros de alta resolución, los convertidores de múltiples rampas son más habituales que los de aproximaciones sucesivas por las si- guientes ventajas. En primer lugar permiten rechazar las interferencias de modo serie (modo normal) en la entrada, a base de elegir que T sea un múl-
tiplo del periodo de la interferencia que se desea eliminar. Normalmente se trata de la tensión de la red eléctrica (50 Hz o 60 Hz) (apartado 3.5.3). La segunda ventaja de los CADs integradores es su gran linealidad, ya que para cuantificar la salida se usa el tiempo, que es una magnitud continua. Sólo se pierden códigos en las proximidades del cero, debido al ruido interno. La tercera ventaja es que las variaciones del tiempo de integración y del perio- do del reloj no influyen en el resultado, siempre y cuando no cambien tan rápidamente que su valor sea muy distinto de una a otra fase del ciclo de conversión (carga/descarga). El único componente crítico que puede produ-
cir derivas es la tensión de referencia. Por último, los convertidores de doble rampa permiten hacer medidas relativas o de relación entre dos tensiones. Para ello basta tomar como tensión de referencia aquella con la que se desee comparar la tensión de entrada.
El principal inconveniente de los convertidores integradores es su len- titud. El tiempo de conversión de un convertidor de N bits va desde T (2N
ciclos de reloj), para una entrada de 0 V, hasta 2T (2N+1 ciclos de reloj), para la entrada de fondo de escala. Para rechazar las interferencias de 50 Hz, T
debe durar por lo menos 20 ms. La duración máxima de la descarga, si se emplea el mismo contador que para la carga, será también de 20 ms. El tiempo de conversión será, pues, de 40 ms más el tiempo de ajuste de la desviación del cero.
3.3.2
Convertidores A/D de aproximaciones sucesivas
En este método de conversión se compara sucesivamente la señal analógica de entrada con fracciones, cada vez menores de la tensión de referencia en una secuencia de pasos programados (figura 3.4). Según el resultado de la comparación, el bit correspondiente del código de salida toma el valor 1, si la tensión de entrada es mayor, o el valor 0, en caso contrario. Se requieren tantos pasos de comparación como bits tenga el código de salida. La tensión de entrada debe permanecer constante durante el tiempo de conversión. Para ello se precede el CAD con un amplificador de muestreo y retención (sample and hold amplifier) que carga un condensador al valor instantáneo de la ten-
sión de entrada y lo ofrece a su salida con baja impedancia.
En la primera iteración, la salida del circuito es inicialmente 100...00. Si la tensión analógica correspondiente (la mitad de la tensión de referencia, y Vref = FE), obtenida con un CDA, es menor que la tensión que se desea convertir, se mantiene el 1 en el bit de mayor peso y se conmuta el siguiente bit a 1 para tener 110...00. Si la tensión analógica correspondiente a 100...00 fuera mayor que la tensión que se desea convertir, se conmuta el bit de ma- yor peso a 0 y se pone el siguiente bit a 1 para tener 010...00. En el primer caso, se compara de nuevo, ahora con 110...00, y en función del resultado se decide mantener el segundo bit a 1 o cambiarlo por 0. En el segundo caso, se compararía con 010...00. Luego se pone el tercer bit a 1 y se repite el pro- ceso hasta llegar al bit de menor peso.
Figura 3.4 Secuencia de comparaciones y decisiones en un CAD de aproximaciones sucesivas.
Se empieza por el bit de mayor peso (MSB) y se continúa hasta el bit de menor peso (LSB). El primer nivel de comparación es la mitad de la tensión de fondo de escala (FE) y el incremento del nivel de comparación es a cada paso la mitad de la amplitud del incremento del paso anterior.
Este método es rápido, pues el tiempo de conversión es igual al pro- ducto del número de bits por el período de reloj que marca la secuencia de los pasos. Por lo tanto, la conversión es tanto más rápida cuantos menos bits interesen. Se tarda incluso menos de 100 ns para 14 bits y poco más de 1 μs para 18 bits. Por ello, estos convertidores se emplean cuando la señal de entrada varía rápidamente o cuando hay varias señales de entrada lentas que se conectan sucesivamente mediante un conmutador de alta velocidad, como en los sistemas de adquisición de datos.
El principal inconveniente de este método de conversión es su alta sensibilidad al ruido superpuesto a la tensión de entrada, pues carece del filtrado inherente a la integración que tienen los convertidores de doble rampa (apartado 3.5.3). Además, la incertidumbre depende ahora de la del convertidor D/A, y ésta depende no sólo de una tensión continua de referen- cia que debe ser muy estable, sino también de una red interna de resistencias (o de condensadores) y de otros componentes internos necesarios para su funcionamiento.