Giulianelli, Juan Ignacio Giulianelli, Daniel A Doctorado en Ciencias Economías Universidad Nacional de la Matanza
Departamento:
Ingeniería e Investigaciones Tecnológicas
Cátedra:
Fundamentos de TIC’s
(Tecnologías de la Información y la Comunicación)
e-mail:
[email protected]
JEFE DE CÁTEDRA:
Mg. Daniel A. Giulianelli
TRABAJO PRACTICO NRO. 3
INTRODUCCIÓN A LAS ESTRUCTURAS LÓGICAS
COLABORACIÓN:
DOCENTES DE LA CÁTEDRA
CICLO LECTIVO:
2012
Universidad Nacional de la
Matanza
TRABAJO PRÁCTICO Nº 3 PARTE A - CIRCUITOS LOGICOS
1) Dados los siguientes ejemplos, identifique la correspondiente combinación de la tabla de verdad de la función lógica “Implicación” válida:
a) Hipótesis:
i) Todos los triángulos son poliedros.
ii) Todos los poliedros son figuras planas.
Tesis: Todos los triángulos son figuras planas.
b) Hipótesis:
i) Todos los triángulos son poliedros.
ii) Todos los poliedros son números primos.
Tesis: Todos los triángulos son números primos.
c) Hipótesis:
i) Todos los triángulos son polígonos.
ii) Todos los polígonos son figuras planas.
Tesis: Todos los triángulos son figuras planas.
d) Hipótesis:
i) El Sol es un astro.
ii) Todos los planetas son astros.
Tesis: El Sol es un planeta.
Sugerimos construir los diagramas de conjuntos para analizar las respuestas.
Hipótesis Tesis Hipótesis Tesis
Corresponde al caso:
F F V
F V V
V F F
V V V
2) Demostrar las siguientes propiedades a partir de los postulados de Huntington:
3) Indicar cuáles son las expresiones duales del punto anterior.
4) Dada la expresión a . b . 0 = 0, seleccione la demostración que emplea los postulados de Huntington:
a) Como b . b = 0, luego a .0 = a . (b . b ), y reagrupando los paréntesis (a . b) . b ; y como a . b = a, se cumple a . a = 0
b) Como b . b = 0, entonces: a .0 = a . (b . b ), reagrupando (a . b). b ; y como a .b = b; se cumple b . b = 0.
c) Como a . a = 0 y a + 0 = a , entonces 0 = a . ( a + 0) aplicando distributiva (a . a ) + (a . 0) por lo tanto se cumple que: 0 + a . 0 = 0 y a . 0 = 0
d) Como a + 0 = a y a . 1 = a, entonces: a . 1 + 0 = a, aplicando distributiva (a + 0) . (1 + 0) = a, como “a” solo toma los valores 0 o 1, entonces: a + a = a.
e) a . b . 0 = 0, es el postulado del elemento neutro del producto, no requiere demostración.
5) El resultado de simplificar la siguiente expresión aplicando los postulados de Huntington,
da como resultado:
a) f = c . b + a b) f = a + b + c c) f = c + a . b d) f = c + a e) f = b + a . c
6) Escribir la expresión booleana correspondiente a la función dada en la siguiente tabla de verdad en sus dos formas canónicas (minitérminos y maxitérminos)
7) Simplificar la siguiente expresión:
f ( d, c, b, a) = b . a . c . d + d . c . b . a + d . c . b + d . c . b . a + b . a . c + d . a . c . b
Utilizando los siguientes métodos:
c b a f 0 0 0 1 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 0
MINITÉRMINOS MAXITÉRMINOS
Aplicando los postulados de Huntington Aplicando el método de Karnaugh
Aplicando el método numérico de Quine McKlusky Expresarlo en Minitérminos y Maxitérminos
a) f = b . a + d . c. b + d . c . b; 4(3,4,5,7,10,15); 4 (1,2,3,6,7,9,13,14,15) b) f = b . a + d . c . b + d. c . b; 4 (1,2,3,6,7,9,13,14,15); 4 (1,2,3,4,10,11,15) c) f = b . a + d . c . b + d. c . b; 4 (3,4,5,7,10,11,15); 4 (1,2,3,6,7,9,13,14,15) d) f = b . a + d . c . b + d. c . b; 4 (3,5,7,10,11,15); 4 (1,2,3,6,13,14,15)
e) Ninguna de las anteriores
8) Dada la siguiente función f(d,c,b,a), plantear su tabla de verdad y expresarla en las dos formas canónicas.
a) 4(1,2,3,4,5,6,7,9,11,12,13,14,15) b) 4(0,2,3,4,5,9,12,13,14,15)
c) 4(1,2,3,4,5,6,7,9,11,13,15) d) 4(5,6,7,10,13,14,15) e) 4(1,2,3,5,8,9,11,14,15) f) ninguna es correcta
a) 4 (0,1,2,3,12,15)
b) 4 (3,4,6,7,11,12,13,14,15) c) 4 (3,7,10,12,15)
d) 4 (0,1,2,3,7,9,1012,15) e) 4 (0,1,2,5,7,8,12,15) f) ninguna es correcta
9) Dada la función f1 representada mediante la expresión canónica de suma de productos:
f1(d,c,b,a) = 4 (0,1,2,3,12,15)
a) Indicar cuál de las siguientes es la expresión canónica correcta de producto de sumas.
a) 4(1,2,3,6,7,9,11,14,15) b) 4(1,2,4,5,6,7,8,9,10,11) c) 4(1,2,3,6,7,9,11,13,15) d) 4(0,2,3,6,8,9,11,14,15) e) 4(1,2,3,5,8,9,11,14,15)
b) Obtener las dos expresiones canónicas algebraicas de esta función.
c) Indicar cuál de las siguientes alternativas (a,b,c,d,e) representar la tabla de verdad de la función.
d c b a a) f b) f c) f d) f e) f
0 0 0 0 0 1 0 1 1
0 0 0 1 0 1 1 1 1
0 0 1 0 0 0 1 1 1
0 0 1 1 1 0 0 1 1
0 1 0 0 1 0 0 0 0
0 1 0 1 0 1 1 0 0
0 1 1 0 1 1 0 0 0
0 1 1 1 1 0 0 1 0
1 0 0 0 1 1 0 1 0
1 0 0 1 0 1 1 0 0
1 0 1 0 0 1 1 1 0
1 0 1 1 0 0 0 1 0
1 1 0 0 0 0 1 1 1
1 1 0 1 1 1 1 0 0
1 1 1 0 0 0 1 1 0
1 1 1 1 1 1 0 0 1
10) Sea la función f1(d,c,b,a) = 4 (2,3,5,7,10,11,15) = 4(1,2,3,6,7,9,11,14,15)
Aplicar el método de Karnaugh para obtener la expresión mínima, para las dos formas canónicas.
11) Sean dos variables booleanas, analizar las 16 funciones lógicas posibles como f (a , b) realizando sus tablas de verdad
AB 0 A.B _
A.B A _
A.B B A B A+B _ _
A.B
____
A B _ B
_ A+B
_ A
__
A+B ___
A.B 1 00
01 10 11
12) La función f (c, b, a) = c + b . a fue simplificada con el método de Karnaugh.
Indique la tabla que le corresponde.
a) b) c)
0 1 3 2
4 5 7 6
b a
c 0 0 0 1 1 1 1 0 0
1 1 1 1
1 1
0 1 3 2
4 5 7 6
b a
c 0 0 0 1 1 1 1 0 0
1
1 1 1 1
1
1 1
1
d) e)
0 1 3 2
4 5 7 6
b a
c 0 0 0 1 1 1 1 0 0
1
1 1
1
1 1
0 1 3 2
4 5 7 6
b a
c 0 0 0 1 1 1 1 0 0
1
1
1 1
1
1 1 1
13) Dada la siguiente función expresada en su versión simplificada a través de la sumatoria f (c, b, a) = 3 (0, 4, 6)
Hallar cual de las expresiones booleanas simplificadas a través de Karnaugh la representa a partir de su segunda forma canónica (maxitérminos).
a) (b + a) ( c + b) ( c + b + a ) b) (a ) (c + b )
c) (b + a) (c + a) d) (c + b) (c + b + a ) e) Ninguna de las anteriores
14) Expresar la siguiente función como minitérminos no f (c, b, a) = 3(1, 4, 7)
0 1 3 2
4 5 7 6
b a
c 0 0 0 1 1 1 1 0 0
1
1 1
1 1 1
a) (c + b + a ) ( c + b + a) (c + b + a ) b) (c + b + a ) (c + b + a ) (c + b + a) c) (c . b . a ) + (c . b . a ) + (c . b . a) d) (c . b . a ) + ( c . b . a) + (c . b . a ) e) Ninguna de las anteriores
15) Dada la siguiente expresión lógica
F = NOT (A AND B) OR (C AND (NOT A))
a) Indicar cuál de las siguientes alternativas (a,b,c,d,e) corresponde a su tabla de verdad.
Tomando los siguientes pesos para las variables: A = 4; B = 2; C = 1, es decir f(a,b,c)
a) F b) F c) F d) F e) F
1 1 0 1 1
1 0 0 1 1
1 1 1 1 1
1 1 1 1 1
0 0 1 1 0
0 0 1 1 1
0 0 1 0 0
0 0 1 0 1
b) Dibujar el circuito lógico.
16) Para la siguiente tabla de verdad:
a) Indicar cuál de las siguientes expresiones algebraicas la representa
A B F
0 0 0
0 1 1
1 0 1
1 1 0
b) Realizar el esquema lógico, empleando una compuerta AND u OR y una NOT (si fuere necesaria)
17) Para entradas binarias de un bit “A” y “B” y las salidas suma “S”, y acarreo “C”, de acuerdo al principio del semi-sumador aritmético (half adder):
a) A XOR NOT B b) A AND NOT B c) NOT A AND B
d) NOT ((NOT A AND NOT B) OR (A AND B)) e) (NOT A AND B) OR (A AND B)
a) Desarrolle la tabla de verdad
A + B C S
b) Desarrolle el esquema lógico
c) Identifique cual de las siguientes expresiones corresponde a cada salida
a) C = A OR B Y S = A XOR B b) C = A XOR B Y S = A AND B c) C = A AND B Y S = A XOR B d) C = NOT A OR B Y S = A OR B e) C = A AND B Y S = NOT (A OR B)
18) Los “conjuntos” tienen sus equivalentes en el álgebra de Boole y el álgebra proposicional respectivamente a:
a) Señales y Compuertas b) Compuertas Lógicas y Relaciones c) Elementos y Proposiciones d) Variables e Hipótesis
e) Proposiciones y Compuertas Lógicas
19) La “conjunción” tiene sus equivalentes en Conmutación (positiva) y Circuitos Lógicos, respectivamente a:
a) Circuito Paralelo y OR b) Circuito Serie y AND c) Negación y Complementos d) Inversor y NOT e) Circuito Serie y NAND
20) Para el siguiente circuito lógico:
Indique el nombre con el que se conoce el siguiente circuito lógico. Realice su tabla de verdad y escriba su expresión lógica.
A B C S
0 0
0 1
1 0
1 1
a) Indique el nombre con el que se lo reconoce
a) SEMISUMADOR
b) VERIFICADOR DE PARIDAD
c) MULTIPLEXOR
d) DECODIFICADOR
e) SUMADOR DE 4 BITS
b) Realice su tabla de verdad c) Identifique cual de las siguientes expresiones lo representa
a.) F0=(NOT A) AND (NOT B) F1=(NOT A) AND B F2=A AND (NOT B) F3 =A OR B b.) F0=(NOT A) AND (NOT B) F1=(NOT A) AND B F2=A AND (NOT B) F3 =A AND B c.) F0= A AND (NOT B) F1=(NOT A) AND B F2=A AND (NOT B) F3 =A AND B d.) F0=(NOT A) AND (NOT B) F1=(NOT A) AND B F2=A AND (NOT B) F3=NOT (A AND B) e.) F0=(NOT A) AND (NOT B) F1=A XOR B F2=A AND (NOT B) F3 =A AND B
21) Sabiendo que A B es equivalente a (b . a) + ( b . ā ); indicar cuál de las siguientes es la expresión equivalente a A B, aplicando De Morgan:
a) ā . b + b . a b) ( b + a ) . (b + ā ) c) ā . b + a . b d) a.. + a . b e) a . b + ab b.
22) ¿Qué función le corresponde al siguiente circuito?
a) F = (A B).(A.B) b) F = (A B) (A.B) c) F = ( A+ B) + (B . A) d) F = (A B) + (A.B) e) Ninguna de las anteriores
23) Dada la siguiente tabla de verdad, indique las expresiones que equivalen a cada función.
A B
F
24) Indique para el siguiente circuito lógico a cuál de las salidas le corresponde la expresión lógica:
F(A,B) = (A + B) . (A +B) . (A +B)
a) F3 b) F2 c) F1 d) F0
e) Ninguna de las anteriores
25) Para el siguiente circuito secuencial, indique la expresión lógica equivalente y la función que tiene cada una de las variables (set o reset)
a.) m = b. (a+ c) + c. a; s = a (c. b + c. b) + a. (c.b + c.
b)
b.) m = b. (a + c) + c. a; s = (c b) a c.) m= c b a + c. b . a; s = (c b) a d.) m= b. (a + c) + c. a; s = (c b) a e.) m= c.b. a + c. b. a; s= (c b) a
c b a m s
0 0 0 0 1
0 0 1 1 0
0 1 0 0 0
0 1 1 0 1
1 0 0 1 0
1 0 1 1 1
1 1 0 0 1
1 1 1 1 0
a) St= B + A + S(t-1), “no A” corresponde al reset; “no B” al set.
b) St= B +A + S(t-1), “ A” corresponde al reset; “B” al set.
c) St= B + (A . S(t-1)), “no A” corresponde al reset; “no B” al set.
d) St= B .A . S(t-1), “ A” corresponde al reset; “B” al set.
e) Ninguna es correcta
26) Para el siguiente circuito, indique la expresión lógica que corresponde:
a) A * b) * B c) * d) + B e) *
27) Para el siguiente circuito secuencial, indique la expresión lógica correspondiente y la función que cumple cada una de las entradas (set o reset)
a) Sf = A Si . ; A es el set, B es el reset b) Sf = A.Si. ; A es el set, es el reset c) Sf = A + Si + B ; B es el set ; A es el reset d) Sf = ; es el reset,
A es el set e) Sf = A.Si+ ; B es el set,
A es el reset
28) Indique cual es la función de la señal del reloj (clock) en un Flip Flop.
a) Poner en uno la salida del Flip Flop.
b) Cumple la función de la entrada “Reset”.
c) Modificar los valores de entrada del Flip Flop.
d) Mantener el ritmo de los cambios de las variables de entrada.
e) Habilitar el ingreso de las variables de entrada.
+
B A
Lógica positiva
B A A B A A B
B
B B
B B
29) Diferencie un Flip flop sincrónico activado por niveles de uno activado por flancos.
a) El de niveles permite los cambios de estado solo durante las transiciones de la señal aplicada al reloj, mientras el de flancos lo hará durante todo el tiempo en que la señal de reloj está en estado activo.
b) El de flancos permite los cambios de estado durante todo el tiempo en que la señal de reloj está en estado activo.
c) El de niveles permite los cambios de estado durante el tiempo en que la señal de reloj está en estado inactivo, mientras el de flancos lo hará durante el activo.
d) El de niveles permite los cambios de estado durante todo el tiempo en que la señal de reloj está en estado activo, mientras el de flancos lo hará solo durante las transiciones de la señal aplicada al reloj.
e) El de niveles permite los cambios de estado solo durante las transiciones de la señal aplicada al reloj, mientras el de flancos lo hará durante todo el tiempo en que la señal de reloj está en estado inactivo.
30) Defina qué significa que un Flip Flop sea activado por flancos descendentes.
a) Cuando la entrada “T” pasa de “1” a “0”.
b) Cuando cambia con los valores descendentes de un contador.
c) Cuando la entrada “Set” pasa de “0” a “1”.
d) Cuando la entrada “Reset” pasa de “0” a “1”.
e) Cuando responde a los cambios de “1” a “0” del clock.
31) Señale una característica fundamental de un Flip Flop tipo “T”.
a) La salida adopta el valor de la entrada “T” en el momento en que el clock lo habilita.
b) La salida invierte su valor cada vez que el clock lo habilita, si la entrada “T” está en “1”.
c) La entrada “T” resulta de unir mediante un inversor las entradas “Set” y “Reset”.
d) La entrada “T” resulta de unir mediante un inversor las entradas “J” y “K”.
e) Es igual a un Flip Flop “RS” pero sin estado prohibido.
32) Considerando el estado inicial de las salidas Q0 y Q1, determine el estado de las salidas del siguiente circuito inmediatamente después del segundo pulso del clock en la entrada marcada como
“Pulsos”.
T
Ck
Q Q T
Ck
Q
Q T
Ck
Q Q T
Ck
Q Q
“1” “1”
0 1
Q0=0 Q1=0
Pulsos
a) Q0=0 y Q1=1.
b) Q0=0 y Q1=0.
c) Q0=1 y Q1=1.
d) Q0=1 y Q1=0.
e) No se produce ningún cambio pues el valor de las entradas “T” no lo permiten.
33) Considerando el estado inicial de las salidas Q0=0, Q1=0 y Q2=0, analice el diagrama de tiempo siguiente e indique el estado en el que se encuentran las salidas del sistema Q2, Q1 y Q0, en el momento marcado.
a) Q2=1, Q1=1 y Q0=1.
b) Q2=0, Q1=0 y Q0=1.
c) Q2=0, Q1=1 y Q0=1.
d) Q2=1, Q1=1 y Q0=0.
e) Q2=1, Q1=0 y Q0=0.
34) Teniendo en cuenta que los valores de las variables de salida sean inicialmente nulos, determine el valor de las variables de salida al aplicar 5 pulsos de clock y los datos en la entrada serie: 11001 (en ese orden).
Observe que, se ingresan 5 bits mediante 5 pulsos de clock. Solo hay 4 Flip Flop, por lo tanto el sistema perderá uno de los bits, el primero ingresado.
a) Q3=1, Q2=1, Q1=0 y Q0=0.
b) Q3=1, Q2=0, Q1=0 y Q0=1.
c) Q3=0, Q2=0, Q1=1 y Q0=0.
d) Q3=1, Q2=0, Q1=1 y Q0=1.
e) Q3=0, Q2=1, Q1=0 y Q0=0.
D Ck
Q
Q D
Ck Q
Q D
Ck Q Q
2 1 0
Ck
Q0
Q1
Q2 Datos de entrada
en serie
t t
Ck0
D2
1 1 0
D
Ck
Q
Q D
Ck
Q Q
3 2
Ck
Q2
Q3
Datos de entrada en serie
D
Ck
Q
Q D
Ck
Q Q
1 0
Q0
Q1
35) El siguiente esquema corresponde a un circuito que permite transmitir de modo “serie” (serializar), un dato de 5 bit más un bit de paridad. Identifique el Flip Flop que corresponde a la salida serie de transmisión.
a) Q1. b) Q0. c) Q2. d) Q3. e) Qp.
36) El siguiente esquema corresponde a un circuito que permite recibir en modo “serie” y convertir en paralelo (paralelializar), un dato de 5 bit más un bit de paridad colocado a la izquierda del bit más significativo. Identifique el Flip Flop que corresponde a la entrada serie del receptor.
a) Q0. b) Q1. c) Q2. d) Q3. e) Q5.
D
Ck
Q Q
Qp
p
D
Ck
Q Q
Q4
4
D
Ck
Q Q
Q3
3
D
Ck
Q Q
Q2
2
D
Ck
Q Q
Q1
1
D
Ck
Q Q
Q0
0
“0”
Ck
D
Ck
Q Q
Q5
5
D
Ck
Q Q
Q4
4
D
Ck
Q Q
Q3
3
D
Ck
Q Q
Q2
2
D
Ck
Q Q
Q1
1
D
Ck
Q Q
Q0
0
Ck
Entrada serie
EJERCICIOS RESUELTOS- ENUNCIADOS
37) Demostrar las siguientes propiedades a partir de los postulados de Huntington:
I) a + 1 = 1 II) a + a.b = a
38) Indicar cuáles son las expresiones duales del punto anterior.
39) A partir de los postulados de Huntington y los teoremas, simplificar la siguiente expresión booleana:
f = (a + 1) . b . b + c . 0 . (a + a ) + ( a + a) . c . c
40) Mostrar que la función XOR puede realizarse a partir de las funciones AND, OR y NOT.
41) Establecer mediante una tabla la correspondencia entre el Álgebra Proposicional, los circuitos digitales, el Álgebra de Conmutación y el Álgebra de Boole.
CIRCUITOS DIGITALES PROPOSICIONAL BOOLE CONMUTACION
Compuerta OR Compuerta AND Compuerta NOT 0
1
42) Sean dos variables booleanas, implementar las funciones lógicas:
I) a + b II) a b III) a . b
utilizando únicamente compuertas NAND (NOT AND) y/o compuertas NOR (NOT OR).
43) Dado el siguiente circuito:
Obtener la función de salida y desarrollar la Tabla de Verdad. Extraer conclusiones.
44) Dadas las siguientes expresiones lógicas confeccionar las tablas de verdad y los circuitos lógicos correspondientes:
a) (NOT A) AND B b) A OR (NOT B)
45) Para cada una de las siguientes tablas de verdad: Desarrollar el esquema lógico y construir su expresión algebraica, empleando una compuerta AND u OR y una NOT (si fuere necesaria).
a)
b)
B A X
0 0 0
0 1 1
1 0 0
1 1 0
c) 46) Indique el circuito lógico y la expresión algebraica correspondiente a la siguiente tabla de
verdad. Impleméntelas mediante un circuito lógico con compuertas AND, OR e inversoras.
B A Z
0 0 1
0 1 1
1 0 1
1 1 0
B A Y
0 0 1
0 1 0
1 0 0
1 1 1
B A W
0 0 1
0 1 1
1 0 0
1 1 1
47) Confeccione la tabla de verdad de la siguiente expresión algebraica.
Impleméntela mediante un circuito lógico con compuertas AND, OR e inversoras.
¿Cómo se conoce esta expresión? ¿Cuál es su símbolo?
48) Implemente un circuito lógico que ponga en “1” su salida “X”, cuando las entradas “A” y “B” se encuentren en distinto estado lógico. ¿Con qué nombre se conoce este circuito?
49) Implemente un circuito lógico que ponga en “1” su salida “Y”, cuando ambas entradas “A” y “B”
se encuentren en el mismo estado lógico. ¿Con qué nombre se conoce este circuito?
50) Resuelva las siguientes situaciones:
a) Complete la tabla de verdad e implemente un circuito lógico que ponga su salida “S1”, en el mismo estado lógico que su entrada “A”, y su salida “S2” en el estado lógico inverso a su entrada “A”.
b) Indique la expresión lógica de “S1” y “S2”, en función de “A”.
¿Con qué nombre se conoce este circuito?
51) Realice el circuito lógico de un sumador (full adder), para entradas binarias de dos bits A y dos bits B , C (acarreo de entrada), S (suma) y C (acarreo de salida).
¿Cuántas veces se necesita repetir este circuito para sumar palabras de 8 bits, 16 bits, 32 bits?
52) Indique como se conocen los siguientes circuitos lógicos. Realice su tabla de verdad y escriba su expresión lógica.
I) II)
A S1 S2
0 1
53) Explicar porque se dice que los circuitos secuenciales son los que proveen la capacidad de memorizar información a un sistema digital. Ejemplificar
54) Dada la expresión a + a . b = a , seleccione la demostración que emplea los postulados de Huntington
a) Como a .1 = a ; a . 1 + a. b = a . (1 + b), aplicamos la reciproca de la distributiva y como b + 1 = 1 y a .1 = a , a = a + a .b
b) Como a . 1 = a luego a .1 + a . b será a . (1 + b) . Por otra parte: 1 = b + b .1 y aplicando distributiva: 1 = (b + b ) . (b + 1); entonces: 1 = 1 . (b + 1) luego: a.(1 + b) = a.
c) Como a . 1 = a y 1 = b + 1, aplicando distributiva: a . (1 + b) = a + a. b
d) Aplicada la reciproca de la distributiva: a . (1 + b) y como: b + 1 = 1; a + a. b = a.
e) a + a . b = a, es el postulado de absorción y no requiere demostración.
55) Simplificar la siguiente expresión:
f = a . c + a . b. c + a. b. c + a. c Utilizando los siguientes métodos:
a) Aplicando los postulados de Huntington b) Aplicando el método de Karnaugh
c) Aplicando el método de Quine Mc.Cluskey
56) Para el siguiente circuito secuencial, indique la expresión lógica equivalente y la función que tiene cada una de las variables (set o reset)
A
B S
57) Señale una característica fundamental de un Flip Flop tipo “D”.
a) La salida adopta el valor de la entrada “D” en el momento en que el ck lo habilita.
b) La salida invierte su valor cada vez que el ck lo habilita, si la entrada “D” está en “0”.
c) La entrada “D” resulta de unir directamente las entradas “Set” y “Reset”.
d) La entrada “D” resulta de unir directamente las entradas “J” y “K”.
e) Es igual a un Flip Flop “RS” pero sin estado prohibido.
58) Señale una característica fundamental de un Flip Flop tipo “JK”.
a) La entrada “K” resulta de unir mediante un inversor las entradas “Set” y “Reset”.
b) La salida adopta el valor de la entrada “J” en el momento en que el ck lo habilita.
c) La salida invierte su valor cada vez que el ck lo habilita, si las entradas “J” y “K” están simultáneamente en “1”.
d) La entrada “J” resulta de unir mediante un inversor las entradas “D” y “T”.
e) Es igual a un Flip Flop “RS” pero con estado prohibido.
59) Considerando el estado inicial de las salidas Q0=1, Q1=1 y Q2=0, determine el estado de las salidas del siguiente circuito inmediatamente después del segundo pulso del clock en la entrada marcada como
“Pulsos”.
a) Q0=1, Q1=1 y Q2=1.
b) Q0=1, Q1=0 y Q2=0.
c) Q0=0, Q1=1 y Q2=1.
d) Q0=1, Q1=1 y Q2=0.
e) Q0=1, Q1=0 y Q2=1.
60) Se desea transmitir una palabra de 5 bit, más un bit de paridad, en una línea de transmisión. Dibuje y explique el circuito que emplearía y explique el proceso.
61) Considerando el estado inicial de las salidas Q0=0, Q1=0 y Q2=0, analice el diagrama de tiempo siguiente e indique el estado en el que se encuentran las salidas del sistema Q2, Q1 y Q0, en el momento marcado. Los datos ingresados a D2 de a uno a la vez (entrada en serie) son 1,1,0 (en ese orden, primero el 0, luego el 1, y después el siguiente 1)
a) Q2=1, Q1=1 y Q0=1.
b) Q2=0, Q1=0 y Q0=1.
c) Q2=0, Q1=1 y Q0=1.
d) Q2=1, Q1=1 y Q0=0.
e) Q2=1, Q1=0 y Q0=0.
T Ck
Q T Q
Ck Q
Q T
Ck Q T Q
Ck Q
Q T
Ck Q T Q
Ck Q Q
“1” “1” “1”
0 1 2
Q0=1 Q1=1 Q2=0
Pulsos
D Ck
Q
Q D
Ck Q
Q D
Ck Q Q
2 1 0
Ck
Q0
Q1
Q2 Datos de entrada
en serie
RESOLUCION DE LOS EJERCICIOS 37 A 60
37) Demostrar las siguientes propiedades a partir de los postulados de Huntington:
I) a + 1 = 1 II) a + a.b = a
I) a + 1 = 1
1 = a + a Postulado 6a 1 = a + a . 1 Postulado 5b
1 = (a + a ) . (a + 1) Postulado 4b 1 = 1 . ( a + 1) Postulado 6a 1 = (a + 1) Postulado 5b
II) a + a . b = a Ley de absorción a + a . b = a. (1 + b) Postulado 4a
a + a . b = a. 1 Teorema demostrado en I) a + a . b = a Postulado 5b
38) Indicar cuáles son las expresiones duales del punto anterior.
Para hallar la expresión dual cambiamos cero por uno y uno por cero; producto por suma y suma por producto.
I) a + 1 = 1 expresión dual a . 0 = 0
II) a + a . b = a expresión dual a (a + b) = a
39) A partir de los postulados de Huntington y los teoremas, simplificar la siguiente expresión Booleana:
f = (a + 1) . b . b + c . 0 . (a + a ) + ( a + a) . c . c f = (a + 1). b. b + c. 0. (a + a ) + ( a + a). c. c
Teorema II Unicidad
Teorema II Postulado 6a
Teorema Unicidad
Teorema Unicidad
f = 1 . b + 0 . 1 + a . c
f = b + 0 + a . c ; puesto que 0 + a . c = a . c f = b + a. c ( Postulado 5a )
40) Mostrar que la función XOR puede realizarse a partir de las funciones AND, OR y NOT.
Lo demostramos a través a través de las tablas de verdad equivalentes.
B A A XOR B
0 0 0
0 1 1
1 0 1
1 1 0
Ahora vamos a verificar la tabla de verdad de la función equivalente a A B que es f = A. B + A. B
A B A. B A . B A . B + B . A
0 0 0 0 0
0 1 1 0 1
1 0 0 1 1
1 1 0 0 0
Las tablas de verdad son iguales por lo tanto las funciones son equivalentes.
A B
A + B Postulado 5b Teorema II
Sabemos por definición que la tabla de Verdad de A B es esta.
41) Establecer mediante una tabla la correspondencia entre el Álgebra Proposicional, los circuitos digitales, el Álgebra de Conmutación y el Álgebra de Boole.
CIRCUITOS DIGITALES PROPOSICIONAL BOOLE CONMUTACION
Compuerta OR Disyunción (V) Suma Lógica (+) Conexión en Paralelo
Compuerta AND Conjunción ( ) Producto Lógico (.) Conexión en Serie
Compuerta NOT Negación (no) Elemento opuesto Inversor
0 Falsedad (F) Elemento neutro de la suma (0)
Circuito abierto 1 Certeza (V) Elemento neutro del
Producto (1)
Circuito cerrado
42) Sean dos variables booleanas, implementar las funciones lógicas:
I) a + b II) a b III) a . b
utilizando únicamente compuertas NAND (NOT AND) y/o compuertas NOR (NOT OR).
I) a + b ; partimos de una compuerta OR
Aplicamos doble negación ; (teorema de la doble negación a = a ):
a + b = a b Aplicamos de Morgan:
a + b = a.b
Aplicamos teorema de la doble negación (variable b)
Se obtuvo una expresión equivalente expresada con una compuerta NAND.
II) a b
Esta función ya está expresada por medio de una compuerta NOR III) a . b partimos de una compuerta AND
Aplicamos el teorema de la noble negación a . b = a.b
Aplicamos de Morgan:
a. b = a b
Aplicamos teorema de la doble negación (variable a)
Se obtuvo una expresión equivalente expresada con una compuerta NOR.
a + b = ba.
a. b = a b
43) Dado el siguiente circuito:
Obtener la función de salida y desarrollar la Tabla de Verdad. Extraer conclusiones.
Función de salida: F(A,B) = ((A XOR B) NOR (A AND B) AND (NOT B) Tabla de verdad
A B A XOR B A AND B OR NOR NOT B F
0 0 0 0 0 1 1 1
0 1 1 0 1 0 0 0
1 0 1 0 1 0 1 0
1 1 0 1 1 0 0 0
Conclusiones:
Este circuito tiene salida verdadera solo cuando a y b son falsas.
Su tabla de verdad es igual a la de NOR.
44) Dadas las siguientes expresiones lógicas confeccionar las tablas de verdad y los circuitos lógicos correspondientes:
a) (NOT A) AND B
A B
_ A
_ A . B
0 0 1 0
0 1 1 1
1 0 0 0
1 1 0 0
A.B A
B
NOT (A AND B)
(NOT A) OR (NOT B)
b) A OR (NOT B)
45) Para cada una de las siguientes tablas de verdad:
Desarrollar el esquema lógico y Construir su expresión algebraica, empleando una compuerta AND u OR y una NOT (si fuere necesaria).
a)
Dada esta tabla podemos resolverlo por Karnaugh:
0 1
2 3
a
b 0 1
0
1 1 1
1
b)
B A X
0 0 0
0 1 1
1 0 0
1 1 0
A B
_ B
_ A + B
0 0 1 1
0 1 0 0
1 0 1 1
1 1 0 1
B A Z
0 0 1
0 1 1
1 0 1
1 1 0
A AND NOT B A
B
A + B
B A A.
B
A + B A
B
Obtenemos: A + B
Por leyes de De Morgan es equivalente A. B
A B
A. B
Dada esta tabla podemos resolverlo por Karnaugh:
0 1
2 3
a
b 0 1
0
1
1
c)
Como A B = (A. B) + ( A. B) entonces:
B
A = (A .B)+(A.B) Aplicando De Morgan:
B
A = (A. ). (B A. ) Aplicando De Morgan: B B
A = ( A +B). (A + B ) Por teorema de la doble negación:
B
A = (A +B) . (A + B) Utilizamos distributiva (Postulado 4):
A B= A. A + B. A + A. B + B. B Por postulado 6:
B
A = 0 + B. A + A. B + 0
46) Indique el circuito lógico y la expresión algebraica correspondiente a la siguiente tabla de verdad. Impleméntelas mediante un circuito lógico con compuertas AND, OR e inversoras.
B A Y
0 0 1
0 1 0
1 0 0
1 1 1
Esta tabla es justo la inversa del XOR por lo tanto es A B Obtenemos: A . B
A B
B A
B
A = A. B + A.B ( A AND B) OR (NOT A AND NOT B)
Realizando el mapa de Karnaugh:
47) Confeccione la tabla de verdad de la siguiente expresión algebraica.
Impleméntela mediante un circuito lógico con compuertas AND, OR e inversoras.
¿Cómo se conoce esta expresión? ¿Cuál es su símbolo?
Podemos ver el ejercicio 36 c) que es la inversa de A B , entonces negamos la expresión anterior A B y por teorema de la doble negación obtenemos: A B.
A B
_ A
_
B A.B
_ _ A.B
_ _
A.B + A.B
_________
_ _
A.B + A.B
0 0 1 1 0 1 1 0
0 1 1 0 0 0 0 1
1 0 0 1 0 0 0 1
1 1 0 0 1 0 1 0
Es el XOR llamado OR EXCLUSIVO
B A W
0 0 1
0 1 1
1 0 0
1 1 1
(NOT B) OR A
A B
A + B
0 1
2 3
a
b 0 1
0
1 1
1 1
B + A A B
A + B
48) Implemente un circuito lógico que ponga en “1” su salida “X”, cuando las entradas “A” y “B” se encuentren en distinto estado lógico. ¿Con qué nombre se conoce este circuito?
Armamos la tabla:
Haciendo el mapa de Karnaugh obtenemos:
Circuito:
49) Implemente un circuito lógico que ponga en “1” su salida “Y”, cuando ambas entradas “A” y “B”
se encuentren en el mismo estado lógico. ¿Con qué nombre se conoce este circuito?
Realizamos la tabla:
Se conoce con el nombre de NOT XOR
B A F
0 0 0
0 1 1
1 0 1
1 1 0
B A NOT XOR
0 0 1
0 1 0
1 0 0
1 1 1
La función queda (A. B) + ( A.B).
( Coincide con la función XOR) Tabla típica de XOR
0 1
2 3
a
b 0 1
0
1
1 1
Podemos observar que coincide con la tabla de A B.
A B
A + B ó
_ _ A B o A . B + A . B
A B
A + B
Haciendo el mapa de Karnaugh obtenemos:
También puede ser el siguiente circuito:
50) Resuelva las siguientes situaciones:
a) Complete la tabla de verdad e implemente un circuito lógico que ponga su salida “S1”, en el mismo estado lógico que su entrada “A”, y su salida “S2” en el estado lógico inverso a su entrada “A”.
b) Indique la expresión lógica de “S1” y “S2”, en función de “A”.
¿Con qué nombre se conoce este circuito ?
a) Completamos la tabla según el enunciado:
A S1 S2
0 1
A S1 S2
0 0 1
1 1 0
0 1
2 3
a
b 0 1
0
1 1
1
La función queda (A.B) + ( A.B).
Coincide con la función A B
A B
B A
Implementación del circuito
b) Expresión lógica: S1 simplemente es igual a A y S2 es el inverso de A.
El circuito se conoce como
51) Realice el circuito lógico de un sumador (full adder), para entradas binarias de dos bits A y dos bits B , C (acarreo de entrada), S (suma) y C (acarreo de salida).
¿Cuántas veces se necesita repetir este circuito para sumar palabras de 8 bits, 16 bits, 32 bits ?
Se necesitan:
para 8 bits = 7 sumadores y 1 semisumador para el bit menos significativo.
para 16 bits = 15 sumadores y 1 semisumador para el bit menos significativo.
para 32 bits = 31 sumadores y 1 semisumador para el bit menos significativo.
para n bits = n-1 sumadores y 1 semisumador para el bit menos significativo.
Los sumadores (full adder) tienen tres entradas (bi, ai y Cyi-1) y dos salidas (Cyi y Si).
El semisumador (half adder) tiene dos entradas (b0 y a0) y dos salidas (Cy0 y S0).
Decodificador
A
S1
S2
S0
S1
Cy0
Cy1
Cy0
1 0
a1
b1 b0 a0
52) Indique como se conocen los siguientes circuitos lógicos. Realice su tabla de verdad y escriba su expresión lógica.
I) II)
I)
Escribimos la función según el circuito: f = (A B) (C D) D C B A D C B A (D C) C (B A)0 0 0 0 0 0 0
0 0 0 1 0 1 1
0 0 1 0 0 1 1
0 0 1 1 0 0 0
0 1 0 0 1 0 1
0 1 0 1 1 1 0
0 1 1 0 1 1 0
0 1 1 1 1 0 1
1 0 0 0 1 0 1
1 0 0 1 1 1 0
1 0 1 0 1 1 0
1 0 1 1 1 0 1
1 1 0 0 0 0 0
1 1 0 1 0 1 1
1 1 1 0 0 1 1
1 1 1 1 0 0 0
AMBOS SON GENERADORES DE BITS DE PARIDAD
Observando esta tabla vemos que la función agrega a cada combinación de D, C , B, A un bit de paridad par en los unos.
II)
Escribimos la función según el circuito f = ((A B) C) DAquí también comprobamos que la función agrega a cada combinación de D, C, B, A un bit de paridad par en los unos.
53) Explicar porque se dice que los circuitos secuenciales son los que proveen la capacidad de memorizar información a un sistema digital. Ejemplificar
En los circuitos secuenciales, la salida es una función de las variables de entrada y del valor del estado anterior de la salida.
Veamos el siguiente ejemplo:
D C B A A B (A B) C ((A B) C) D
0 0 0 0 0 0 0
0 0 0 1 1 1 1
0 0 1 0 1 1 1
0 0 1 1 0 0 0
0 1 0 0 0 1 1
0 1 0 1 1 0 0
0 1 1 0 1 0 0
0 1 1 1 0 1 1
1 0 0 0 0 0 1
1 0 0 1 1 1 0
1 0 1 0 1 1 0
1 0 1 1 0 0 1
1 1 0 0 0 1 0
1 1 0 1 1 0 1
1 1 1 0 1 0 1
1 1 1 1 0 1 0
A
B St
St-1
La función St = St-1 .A .B se calcula en base a las variables de entrada A y B, pero también a St-1 que es el estado anterior de St. Aquí radica el concepto de memoria.
Si hacemos la tabla de verdad:
54) Dada la expresión a + a . b = a , seleccione la demostración que emplea los postulados de Huntington
a) Como a .1 = a ; a . 1 + a. b = a . (1 + b), aplicamos la reciproca de la distributiva y como b + 1 = 1 y a .1 = a , a = a + a .b
b) Como a . 1 = a luego a .1 + a . b será a . (1 + b) . Por otra parte: 1 = b + b .1 y aplicando distributiva: 1 = (b + b ) . (b + 1); entonces: 1 = 1 . (b + 1) luego: a.(1 + b) = a.
c) Como a . 1 = a y 1 = b + 1, aplicando distributiva: a . (1 + b) = a + a. b
d) Aplicada la reciproca de la distributiva: a . (1 + b) y como: b + 1 = 1; a + a. b = a.
e) a + a . b = a, es el postulado de absorción y no requiere demostración.
Comenzamos por analizar opción por opción y paso por paso para ver si se aplicaron Postulados o Teoremas. En cuanto se aplica un teorema esa opción NO es la correcta.
Nota: la numeración de los Postulados es la citada en el libro Introducción a los Sistemas Digitales 2° edición (Ing. Fernando I. Sklanny)
a) Como
a . 1 = a Postulado 5b
a .1 + a. b = a . (1 + b) Postulado 4a (reciproco) b + 1= 1 Esto es un teorema NO un postulado
NO ES LA CORRECTA b) Como
a. 1 = a Postulado 5b
a .1 + a . b será a .(1 + b) Postulado 4a
1 = b + b .1 Postulados 6a y 5b (aplicamos distributiva) 1 = (b + b ) . (b + 1) Postulado 4b
1 = 1 . (b + 1) Postulado 6a a . (1 + b) = a Postulado 5b
ES LA OPCION CORRECTA PORQUE SÓLO USÓ POSTULADOS.
A B St-1 St
0 0 0 1
0 0 1 1
0 1 0 0
0 1 1 0
1 0 0 1
1 0 1 1
1 1 0 0
1 1 1 1
Observamos que:
B = 0 pone el circuito siempre en 1 => B = 0 es el SET.
A = 0 pone el circuito siempre en 0, por lo tanto A = 0 es el RESET.
Los estados prohibidos son los dos primeros A = 0 y B = 0.
En las últimas dos filas, observamos como el estado actual St es igual al estado anterior St-1, que es la forma de memorizar la información.
c) Como
a . 1 = a Postulado 5b
1 = b + 1 Esto es un teorema NO un postulado NO ES LA RESPUESTA CORRECTA
d) Como
a . (1 + b) Postulado 4b (aplicamos la reciproca de la distributiva) b + 1= 1 Esto es un teorema NO un postulado
NO ES LA RESPUESTA CORRECTA e) a + a . b = aEsto es un teorema NO un postulado NO ES LA RESPUESTA CORRECTA 55) Simplificar la siguiente expresión:
f = a . c + a . b. c + a. b. c + a. c Utilizando los siguientes métodos:
a) Aplicando los postulados de Huntington b) Aplicando el método de Karnaugh
c) Aplicando el método de Quine Mc.Cluskey
a) Aplicando los postulados de Huntington f = a . c + a . b. c + a. b. c + a. c Aplicando conmutatividad:
f = a . c + a. c + a. b. c + a. b .c Aplicamos la inversa de la distributiva:
f = (a + a). c + ( c + c) . a. b Por el postulado del elemento opuesto:
f = 1 . c + 1. a. b
Por el postulado del elemento neutro del producto obtenemos:
b) Por Karnaugh
f = a . c + a . b. c + a. b. c + a. c
La función está expresada como suma de productos, si bien estos no incluyen todas las variables de la función. Para llevar la misma a su primer forma canónica basta agregar en cada término las variables ausentes en el mismo, de forma que no se modifique la expresión original;
para ello usamos
a . 1 = a (elemento neutro del producto) a + a = 1 (elemento opuesto de la suma) f = a . c . ( b + b ) + a. b. c + a. b. c + a. c. ( b + b ) Por el postulado de distributividad
f = a . c .b + a . c. b + a. b. c + a. b. c + a. c. b + a. c. b
f = c + a . b
Los términos duplicados los eliminamos aplicando el teorema de unicidad f = a . c .b + a . c. b + a. b. c + a. b. c + a. c. b
Aplicando conmutatividad
f = c .b. a + c. b . a . + c . b. a + c. b. a + c. b . a
Ordenando la función obtenemos como expresión de la misma:
f (c, b, a) = 3 (3, 4, 5, 6 , 7)
Representamos la función en un mapa de Karnaugh de tres variables:
0 1 3 2
4 5 7 6
b a
c 0 0 0 1 1 1 1 0 0
1
1
1 1
1
1
1 1
Agrupamos los unos de manera de tener la menor cantidad de grupos posibles y cada uno de ellos con la mayor cantidad (potencia de dos) de unos posibles. Así obtuvimos dos grupos, uno formado por los minitérminos 3 y 7 y otro por los minitérminos 4, 5, 6 y 7.
En el primer grupo 3 y 7 (diferencia 4), desaparece la variable de ese peso, o sea la variable c y queda: b. a ( tal como aparece en la tabla, sin negar, con valor 1).
En el segundo grupo (4, 5, 6 y 7) desaparecen las variables a y b (la variable a aparece la misma cantidad de veces con valor cero que con valor 1, por lo tanto se simplifica. Lo mismo ocurre con la variable b). La variable c aparece siempre con valor uno, por lo tanto queda directa.
La función simplificada resulta:
c) Por Quine Mc. Cluskey
f (c, b, a) = 3 (3, 4, 5, 6, 7)
Armamos la tabla 1 formando grupos en orden creciente de acuerdo a la cantidad de unos que posee cada término; por ejemplo: 3 (011) está en el grupo de los términos que poseen dos unos, el 7 (111) está en el grupo de los que poseen tres unos, etc.
Tabla 1:
Cantidad de unos Término ¿ Utilizó?
1 4 X
2 3 X
5 X
6 X
3 7 X
Armamos la tabla 2 buscando entre grupos adyacentes pares de minitérminos en los cuales el primer minitermino sea menor que el segundo y cuya diferencia sea una potencia entera de 2;
por ejemplo: el 4 del primer grupo con el 5 del segundo grupo, 5 – 4 = 1, diferencia; 1 = 20 f (c, b, a) = c + a. b
A cada término de la tabla 1 que se utilizó en la tabla 2, se la marca con una X (en este caso se utilizaron todos).
Pares Difiere ¿ Utilizó?
4 - 5 1 X
4 - 6 2 X
3 - 7 4 No (A)
5 - 7 2 X
6 - 7 1 X
Armamos la tabla 3 analizando los sectores adyacentes de la tabla 2. Busco en la tabla 2 los pares que tengan el mismo valor de diferencia, y además que la diferencia entre pares sea una potencia entera de dos. Por ejemplo: el par 4 – 5 del primer sector y el par 6 – 7 del segundo sector (difieren en 1)
6 7
-4 -5
2 2
Se marcan en la tabla 2 los que se utilizan en la tabla 3.
Los que no se utilizaron (A) son implicantes primos.
Pares de Pares Difiere 4 – 5 6 – 7 1 – 2 (B) 4 – 6 5 – 7 2 – 1 (C)
Analizando la tabla 3, vemos que no hay términos con diferencias iguales, entonces terminamos el proceso de agrupación.
Los términos (B) y (C) no fueron incluidos en tablas posteriores, pero como contienen los mismos minitérminos usamos cualesquiera de ellos; por ejemplo el (B).
Armamos ahora la tabla de implicantes primos:
Términos Primos 3 4 5 6 7
A 3 – 7 X X
B 4 – 5 – 6 – 7 X X X X
Los términos 4, 5 y 6 sólo se resuelve en la agrupación B (término esencial), porque en la tabla tiene una sola cruz cada uno en B. Es decir B es el único que representa a los
minitérminos 4, 5 y 6.
B 4 – 5 6 – 7 4 – 6 5 – 7
1 1 2 2
Podemos observar que los pares de valores difieren en 1 (4-5) o en 2 (4-6), según el peso de nuestras variables (c b a); por lo tanto se van las variables a y b de pesos uno y dos
respectivamente. Queda la variable c.
Usamos el términos esencial A para dar solución al minitérmino 3 (tiene una sola cruz y corresponde a A) y, en este ejemplo también al 7; el A: 3 – 7 (difiere en 4), se va la variable c por tener peso 4, quedan a y b.
La función simplificada resulta:
56) Para el siguiente circuito secuencial, indique la expresión lógica equivalente y la función que tiene cada una de las variables (set o reset)
A
B S
Comenzaremos escribiendo la ecuación según el circuito dado:
St = ( A St 1) + B
Ahora (si es necesario) la escribimos de forma de lograr que B resulte con un producto. Para ello aplicamos De Morgan y queda:
St = ( A St 1) . B = ( A + S t-1 ). B
Ahora comenzamos a analizar esta expresión Si B = 0 (es decir NO B) nos queda:
St = ( A + S t-1 ) . 0 resulta St = ( A + S t-1 ) . 1
St = ( A + S t-1 ) No podemos sacar ninguna conclusión de esta expresión.
Ahora analizamos el otro valor de B, es decir B = 1 St = ( A + S t-1 ). 1 resulta
St = ( A + S t-1 ). 0 esto siempre da:
St = 0 Independientemente de los valores de A y S t-1
Por lo tanto B = 1 (es decir B) es el RESET, porque siempre hace St = 0 Una vez que encontramos el RESET, buscamos el SET, o viceversa de acuerdo al ejercicio.
En este caso, buscaremos el SET, para lo cual analizamos la tabla de acuerdo al circuito:
B A S t-1 St
0 0 0 0
0 0 1 1
0 1 0 1
0 1 1 1
1 0 0 0
1 0 1 0
1 1 0 X
1 1 1 X
Observamos que para A = 0, St toma valores 0 y 1. Pero para A =1, St siempre toma valor 1.
Por lo tanto A = 1 (es decir A) es el SET
En esta parte de la tabla investigamos cual es el SET (en este caso).
Debe ser un valor de A para el cual el circuito siempre vale 1 (St =1).
En esta parte de la tabla B = 1 por lo tanto St =0 como explicamos arriba.
Estados imposibles (combinaciones no válidas) f (c, b, a) = c + a . b
Los dos estados imposibles se dan cuando A y B están en SET y RESET al mismo tiempo, es decir:
A = 1 y B = 1.
Entonces B = 0 y A = 0 son los estados donde St = S t-1 (Se mantiene el estado anterior) La tabla reducida queda:
B A St
0 0 S t-1 ESTADO ANTERIOR
0 1 1 SET
1 0 0 RESET
1 1 X PROHIBIDO
Respuesta:
St = ( A + S t-1 ). B (o expresión equivalente). A es el SET y B es el RESET
57) Señale una característica fundamental de un Flip Flop tipo “D”
a) La salida adopta el valor de la entrada “D” en el momento en que el clock lo habilita. * b) La salida invierte su valor cada vez que el ck lo habilita, si la entrada “D” está en “0”.
c) La entrada “D” resulta de unir directamente las entradas “Set” y “Reset”.
d) La entrada “D” resulta de unir directamente las entradas “J” y “K”.
e) Es igual a un Flip Flop “RS” pero sin estado prohibido.
58) Señale una característica fundamental de un Flip Flop tipo “JK”.
a) La entrada “K” resulta de unir mediante un inversor las entradas “Set” y “Reset”.
b) La salida adopta el valor de la entrada “J” en el momento en que el ck lo habilita.
c) La salida invierte su valor cada vez que el ck lo habilita, si las entradas “J” y “K” están simultáneamente en “1”. *
d) La entrada “J” resulta de unir mediante un inversor las entradas “D” y “T”.
e) Es igual a un Flip Flop “RS” pero con estado prohibido.
59) Considerando el estado inicial de las salidas Q0=1, Q1=1 y Q2=0, determine el estado de las salidas del siguiente circuito inmediatamente después del segundo pulso del clock en la entrada marcada como
“Pulsos”.
T Ck
Q T Q
Ck Q
Q T
Ck Q T Q
Ck Q
Q T
Ck Q T Q
Ck Q Q
“1” “1” “1”
0 1 2
Q0=1 Q1=1 Q2=0
Pulsos
