Tema IV. Compuertas Lógicas. Contenido. Circuitos básicos, Características eléctricas, retardos de propagación.

(1)

Luis Tarazona, UNEXPO Barquisimeto EL-3213 – Circuitos Digitales I - 2004

100 Tema IV

Circuitos Digitales I

Compuertas Lógicas

Contenido

!

Definiciones de parámetros de corriente y

voltaje.

!

Compuertas lógicas CMOS

– Circuitos básicos, Características eléctricas, retardos

de propagación.

!

Compuertas lógicas TTL

– Circuitos básicos, Características eléctricas, retardos

de propagación.

(2)

102 Definiciones de parámetros de

corriente y voltaje

!

Nivel lógico:

– Es un rango de valores de voltaje, corriente o

culaquier otra cantidad física, que representa el valor

de una variable lógica (1 ó 0).

– En CMOS, TTL y ECL los niveles lógicos se

representan mediante rangos de voltaje

– El nivel ALTO (H) es el rango más positivo

– El nivel BAJO (L) es el rango más negativo

!

Inmunidad al ruido:

– Capacidad de un circuito lógico para soportar señales

de ruido superpuestas al nivel lógico en su entrada

Luis Tarazona, UNEXPO Barquisimeto

103 Definiciones de parámetros de

corriente y voltaje (2)

!

Niveles lógicos y márgenes de ruido

V

_OLmax

V

_Lmin

V

_OHmin

V

_IHmin

V

_ILmix

V

_Hmax

SALIDA

ENTRADA

Margen de ruido

CD

Estado alto

Margen de ruido

CD

Estado bajo

(3)

104 Niveles de entrada y salida

!

Voltaje de entrada mínimo de nivel alto (V

_IHmin

)

– Mínimo valor de entrada garantizado para ser reconocido como

un ALTO

!

Voltaje de salida mínimo de nivel alto (V

_OHmin

)

– Mínimo valor de salida garantizado en el estado ALTO

!

Voltaje de entrada máximo de nivel bajo (V

_ILmax

)

– Máximo valor de entrada garantizado para ser reconocido como

un BAJO

!

Voltaje de salida máximo de nivel bajo (V

_OLmax

)

– Máximo valor de salida garantizado en el estado BAJO

Todos éstos varian con la temperatura, tensión de alimentación,

proceso (tecnología de fabricación)...

Definiciones de parámetros de

corriente y voltaje (3)

!

Corriente de entrada de nivel alto (I

_IH

)

– Corriente en una entrada cuando se le aplica un nivel ALTO

!

Corriente de salida de nivel alto (I

_OH

)

– La corriente en una salida cuando se aplican condiciones de

entrada que generen en la salida un nivel ALTO

!

Corriente de entrada de nivel bajo (I

_IL

)

– Corriente en una entrada cuando se le aplica un nivel BAJO

!

Corriente de salida de nivel bajo (I

_OL

)

– La corriente en una salida cuando se aplican condiciones de

entrada que generen en la salida un nivel BAJO

(4)

106 Definiciones de parámetros de

corriente y voltaje (4)

!

Número máximo de salidas, cargabilidad de

salida, abanico de salida o FAN-OUT:

– Es el número máximo de compuertas que pueden

conectarse a la salida sin degradar los niveles lógicos

(sin reducir el margen de ruido)

!

Número máximo de entradas, cargabilidad

de entrada, abanico de entrada o FAN-IN:

– Es el número máximo de entradas que puede tener

una compuerta de una determinada familia lógica sin

afectar su funcionamiento.

107 Más sobre niveles lógicos…

!

La región indefinida

es inherente

– digital, no analógico

– Se requiere amplificación,

débil => fuerte

!

El umbral de conmutación varía con el voltaje, la temperatura,

proceso de fabricación,

– Por lo que se necesita de un “margen de ruido”

!

A medida que se avanza en la tecnología esta se vuelve más

“analógica”.

!

El voltaje de los niveles lógicos se ha ido reduciendo con los

procesos de fabricación

–

5 -> 3.3 -> 2.5 -> 1.8 V

5.0 V 3.5 V 1.5 V 0.0 V Logic 1 (HIGH) Logic 0 (LOW) undefined logic level

1 lógico (ALTO)

0 lógico (BAJO)

Nivel

lógico

indefinido

(5)

108 MOS Transistores MOS

V

_IN

gate

drain

source

Voltage-controlled resistance:

increase V

_gs

==> decrease R

_ds

Note: normally, V

_gs

≥

0 V

_gs

+

−

gate

_drain

source

Voltage-controlled resistance:

decrease V

_gs

==> decrease R

_ds

Note: normally, V

_gs

≤

0 V

_gs

+

−

NMOS

PMOS

Resistencia controlada por voltaje

Resistencia controlada por voltaje:

Al reducir V

_gs

se reduce R

_ds

Nota: normalmente V

_gs

≤

0 Resistencia controlada por voltaje:

Al incrementar V

_gs

se reduce R

_ds

Nota: normalmente V

_gs

≥

0 V

_gs

V

_gs

Inversor CMOS

V

_DD

= +5 V

Q2 (canal P)

V

_OUT

Q1 (canal N)

V

_IN

V

_IN

Q1

Q2

V

_OUT

0.0 (L)

off

on

5.0 V(L)

5.0(H)

on

off

0.0 V(H)

IN

OUT

(6)

110 Modelo de conmutadores

V

_OUT

= H

V

_IN

= L

V

_DD

V

_OUT

= L

V

_IN

= H

V

_DD

111 Símbolos alternos para los transistores

Q2

(p-channel)

V

_IN

V

_DD

= +5.0 V

V

_OUT

Q1

(n-channel)

on when

V

_IN

is low

on when

V

_IN

is high

V

_IN

V

_DD

= +5.0 V

Q2 (canal P)

V

_OUT

Q1 (canal N)

“on”

cuando V

_IN

está en

bajo (L)

“on”

cuando V

_IN

está en

alto (H)

(7)

112 Características de las compuertas CMOS

!

No hay flujo de corriente DC en el terminal “gate” (puerta) del

MOSFET

– Sin embargo, la puerta tiene una capacitancia ==> se requiere corriente

para la conmutación (potencia CV

2

_{f )}

!

No hay corriente en la estructura de salida,

excepto durante la conmutación

– Ambos transistores parcialmente

en conducción

– Consumo de potencia relacionado

con la frecuencia

– Señales con tiempos de subida lentos

==> más potencia

!

Estructura de salida simétrica

==>

Manejo igual de fuerte en los estados ALTO y BAJO

VDD= +5 V Q2 (canal P) VOUT Q1 (canal N) VIN

V

_DD

A

B

Z

Q1

Q3

Q2

Q4

A

L

H

B

L

H

L

H

Q1

off

on

Q2

on

off

Q3

off

on

off

on

Q4

on

off

on

off

Z

H

L

A

B

Z

(a)

(b)

(c)

Compuertas NAND CMOS

!

Usa 2

n

transistores para una compuerta de

n

entradas

A

V

_DD

B

Q1

Q2

Q3

Q4

Z

A

B

Z

A B Q1 Q2 Q3 Q4 Z

L L off on off on H

L H off on on off H

H L on off off on H

H H on off on off L

(8)

114 V

_DD

A = L

Z = H

(a)

B = L

V

_DD

A = H

(b)

B = L

V

_DD

Z = H

V

_DD

A = H

Z = H

(b)

B = L

V

_DD

A = H

(c)

B = H

V

_DD

Z = H

V

_DD

A = H

Z = L

(c)

B = H

Modelo de interruptores

115 NAND CMOS de 3 entradas

A L L L L H H H H A B C Z B L L H H L L H H C L H L H L H L H Q1 off off off off on on on on Q3 off off on on off off on on Q5 off on off on off on off on Q6 on off on off on off on off Q4 on on off off on on off off Q2 on on on on off off off off Z H H H H H H H L V_DD B C Z Q3 A Q1 Q5 Q2 Q4 Q6 (a) (b) (c)

A B C Q1 Q2 Q3 Q4 Q5 Q6 Z

L L L

L L H

L H L

L H H

H L L

H L H

H H L

H H H

(9)

116 Buffer no inversor

A

Z

A

L

H

Q1

off

on

Q4

off

on

Q2

on

off

Q3

on

off

Z

L

H

A

Z

(a)

(b)

(c)

Q2

V

_DD

= +5.0 V

Q1

Q4

Q3

(10)

118 Compuertas NOR CMOS

!

Como la NAND: 2

n

transistores para una compuerta de

n

entradas

A

L

H

B

L

H

L

H

Q1

off

on

Q2

on

off

Q3

off

on

off

on

Q4

on

off

on

off

Z

H

L

A

B

Z

V

_DD

A

B

Z

Q2

Q4

Q1

Q3

(a)

(b)

(c)

A

V

_DD

B

Q1

Q2

Q3

Q4

Z

A

B

Z

A B Q1 Q2 Q3 Q4 Z

L L off on off on H

L H off on on off L

H L on off off on L

H H on off on off L

119 NAND vs. NOR

!

Para un área de silicio dada, los transistores PMOS son

más “débiles” que los transistores NMOS.

V_DD A B Z Q1 Q3 Q2 Q4 A L L H H B L H L H Q1 off off on on Q2 on on off off Q3 off on off on Q4 on off on off Z H H H L A B Z (a) (b) (c)

NAND

V_DD A B Z Q2 Q4 Q1 Q3 (a) (b) (c)

NOR

(11)

120 El Número de entradas en una compuerta es

limitado

!

NAND CMOS de 8 entradas

I5

OUT

I6

I7

I8

I1

I2

I3

I4

I5

I6

I7

I8

I1

I2

I3

I4

CMOS: Características Eléctricas

!

El anterior análisis digital sólo es válido si los

circuitos operan dentro de las especificaciones.

– Tensión de alimentación

– Temperatura

– Calidad de la señal de entrada

– Carga de salida

!

Hay que hacer algo de análisis “analógico” para

probar que los circuitos operan dentro de las

especificaciones.

– Cargabilidad de salida (Fanout)

(12)

122 Cargabilidad en DC

!

Una salida debe

drenar

corriente de la carga

cuando se encuentre en

el estado BAJO (L).

!

Una salida debe

surtir

corriente a una carga

cuando se encuentre en

estado ALTO (H).

V_CC V_OLmax I_OLmax V_IN V_IN R_n R_p > 1 MΩ (a) CMOS inverter resistive load V_CC V_OHmin I_OHmax R_n > 1 MΩ R_p (b) CMOS inverter resistive load "sinking current" "sourcing current"

Inversor

CMOS

Carga

resistiva

Corriente

drenada

I

_OLmax

V

OLmax

R

_P

>1 M

Ω

R

_n

V

_IN

V

CC

(a)

Inversor

CMOS

Carga

resistiva

Corriente

surtida

I

_OHmax

V

OHmin

R

_n

>1 M

Ω

R

_p

V

_IN

V

CC

(b)

123 Reducción del voltaje de salida

!

La resistencia del transistor en “off” es > 1

M

Ω

, pero la del transistor en “on” no es cero,

– Existirá una caída de voltaje a través del transistor en

“on”, V= IR

!

Para cargas “CMOS”, la corriente y la caída

de tensión son despreciables.

!

Para entradas TTL, LEDs, terminaciones u

otras cargas resistivas las corrientes y la

caída de tensión son significativas y deben

ser calculadas.

(13)

124 Cálculo de las tensiones y corrientes de

carga: observaciones

!

Se deben conocer las resistencias en “on” y en “off”

de los transistores.

!

Si existen corrientes de fuga significativas, éstas

deben tomarse en cuenta.

!

Se deben conocer las características de la carga

– Equivalente de Thevenin

!

Calcular para el estado ALTO y BAJO

Limitaciones en la carga DC

!

Si Ia carga es excesiva, el voltaje de salida se irá

fuera del rango válido de voltaje para un nivel

lógico.

!

V

_OHmin

, V

_IHmin

(14)

126 Especificaciones de capacidad de

carga en la salida

!

V

_OLmax

y V

_OHmin

se especifican para ciertos valores

de corriente de salida, I

_OLmax

y I

_OHmax

.

– No es necesario conocer detalles sobre el circuito de salida,

sólo la carga.

V_CC V_OLmax I_OLmax V_IN V_IN R_n R_p > 1 MΩ (a) CMOS inverter resistive load V_CC V_OHmin I_OHmax R_n > 1 MΩ R_p (b) CMOS inverter resistive load "sinking current" "sourcing current"