Tema 6
Tema 6: Introducción
MotivosEn general, los amplificadores de salida en tensión con una ganancia muy alta tienen una impedancia de salida muy alta.
Se producen efectos de carga.
¿Como puede solucionarse el problema?
Se pueden construir etapas, llamadas de salida, que tienen una impedancia de entrada alta, de salida muy baja y pueden proporcionar corrientes muy elevadas.
Constituyen una interfaz adaptadora entre el amplificador propiamente dicho y la carga.
Tema 6: Seguidor de emisor
NotasYa se vio en el tema 4 como estructura creada con resistencias. No suelen usarse PNPs por su menor ganancia en corriente. Pueden utilizarse pares Darlington (Amplificadores de potencia).
Tema 6: Seguidor de emisor
Estudio en DC¿Tensión de salida?
¡Solo funciona correctamente para corrientes de salida positivas! (Amplificador clase A)
¿Corriente máxima de salida?
Si IIN,MAX es la máxima corriente que puede proporcionar la etapa amplificadora, la máxima corriente que proporciona la etapa de salida es, más o menos:
IS· exp
(
VI N−VO N · VT)
≈IQ+ VO RL VO≈V I N−Vγ, si V I N>Vγ VO≈−IQ· RL si V I N<Vγ IO , MAX≈(1+ hFE)· II N , MAXTema 6: Seguidor de emisor
Estudio en AC ¿Ganancia en pequeña señal?Puede demostrarse que:
¿Impedancia de entrada?
En principio, la etapa de ganancia solo debe proporcionar en DC una corriente de valor...
Siendo la impedancia de entrada en AC:
II N≈ V O RL + IQ 1+ hFE ≈ VO (1+ hfe)· RL AV= vO vI N = 1 1+ hie (hfe+ 1)·(RL/ /RQ/ /h−1oe ) ≈1 ZI N= hie 1− AV ≈(h fe+ 1)· (RL/ /RQ/ /hoe −1 )
Tema 6: Seguidor de emisor
Estudio en AC¿Impedancia de salida AC?
Puede demostrarse que:
¿Influencia de capacidades?
La capacidad C no tiene importancia al estar entre dos nudos de tierra. Sin embargo, C continúa existiendo por lo que: ZOUT(s)=(ZOUT , LF/ / 1 Cπ· s)≈( N · VT IE / / 1 Cπ· s) ZOUT=(RQ/ / hie 1+ hfe/ /hoe −1 )≈ hie 1+ hfe≈ N · VT IE
Tema 6: Seguidor de fuente
NotasEquivalente CMOS del seguidor de emisor. Impedancia de entrada infinita
No admite la configuración Darlington. Suelen utilizarse transistores NMOS
Modo DC
Supongamos VIN < VCC – VT (Evitar zona óhmica)
Si RL → ∞ Si RL → 0
β·(V I N−VO−VT)2=VO
RL + IQ> 0 → VO> −RL· IQ (Transistor en saturación, no en corte)
VO≈V I N−
(
VT+√
IQβ
)
Tema 6: Seguidor de fuente
Efecto substratovgs=vI N−vO
PÉRDIDA DE GANANCIA: DEBE COMPENSARSE CON ETAPA ANTERIOR
vbs=−vs=−vO
Z
I N→∞
vO=−(
gm· vgs+ gmb· vbs)
·(
g−1O / / RL / / RQ)
→AV= vO vI N = gm gm+ gmb+ gO+ R−1L + R−1Q ≈ 1 1+ gmb gmTema 6: Seguidor de emisor/fuente
¿Y si se desea drenar corriente?Tema 6: Seguidor de emisor/fuente
Equivalentes a PNP con otros elementos● A: par Darlington → I
C = (1 + hFE,P) 2·I
B
● B: Falso PNP puramente bipolar → I
C = hFE,P·(1+hFE,N)·IB
● C: Falso NPN con JFET → I
C = (1+hFE,N)··(VB – VE - VP) 2
¿En tecnología CMOS?
→ ¡Basta con hacer WP = 3·WN!
SIN EMBARGO, PERSISTE EL PROBLEMA: O FUENTE, O SUMIDERO
A B
Tema 6: Pares complementarios
Ejemplo: Par complementario “push-pull” clase B● En BJT, los transistores pueden reemplazarse por Darlington u otros. ● En BJT, si V
IN > V, QA conduce y QB pasa a corte, siendo VO = VIN – V.
● En BJT, si V
IN < -V, QB conduce y QA pasa a corte, siendo VO = VIN + V.
● En BJT, hay una zona muerta en - V
,< VIN < V,
● Si no hay carga, ¡¡¡el consumo es nulo!!!
Tema 6: Pares complementarios
Ejemplo: Par complementario “push-pull” clase B¿COMO PUEDE COMPUTARSE LA DISTORSIÓN?
SIMULACIÓN EN SPICE
● Cuanto mayor sea la amplitud, menor es el efecto de la distorsión ● A menor resistencia de carga, mayor distorsión
● Mayor distorsión cuanto más cerca esté de 0 el punto de operación. ● ¡Mucho peor en CMOS por efecto sustrato!
Tema 6: Distorsión
Distosión armónica total (THD)● Este parámetro se define como:
● Aunque, por comodidad...
Siendo k el primer armónico de importancia.
● Debe calcularse a partir de series de Fourier o bien a partir de desarrollo de funciones,
utilizando las propiedades:
THD=
√
a22
+ a32+...
a1 f (t)=a0+a1· sen (ω· t)+ a2· sen (2· ω · t−φ2)+a3· sen(3 ·ω · t−φ3)+...
THD≈∣ak∣ a1 sen2(x)=1−cos(2 · x) 2 cos 2( x)=1+ cos(2· x) 2
MUY TRABAJOSO INCLUSO UTILIZANDO MATHEMATICA OPCIÓN: FFT o FOURIER EN SPICE
Tema 6: Distorsión
Par complementario clase B:● Supongamos que, en este sistema, aplicamos una señal sinusoidal en la entrada:
En este caso, puede demostrarse que la salida se expresa en series de Fourier como una función de simetría de ¼ onda (armónicos impares solo).
Ejemplo, si A = 2V, SPICE predice que
VI N=A · sen(ω·t)
A DIFERENCIA DE SEGUIDORES, MUY DISTORSIONADO
VOUT=
0 si ∣A · sen(ω· t)∣<Vγ
A · sen(ω· t)−V γ si A · sen(ω·t)> Vγ A · sen(ω· t)+V γ si A · sen(ω· t)< −Vγ
VOUT(t )=1,196 · sen(ω ·t )−0,215 · sen(3 ·ω · t)−0,091· sen (5 · ω· t)−0,037 · sen(7· ω · t)+ ... THD=
√
a2 2 + a32+... a1 =√
0,2152+0,0912+ 0,0372+... 1,196 = 0,236 1,196=0,198Tema 6: Pares complementarios
Eliminación de distorsión con realimentación● 1/K es una simple red resistiva ● Se entiende que G es muy grande
V
OUT=
f (V
A) →
V
A=
f
−1(
V
OUT)
V
A=
G ·
(
V
I N−
V
OUTK
)
f
−1(
V
OUT)
=
G·
(
V
I N−
V
OUTK
)
V
OUT+
K · f
−1(
V
OUT)
G
=
K · V
I NLas no idealidades contenidas en f(VA) desaparecen al estar divididas por G/K.
Tema 6: Etapa Push-Pull mejorada
Etapa push-pull (Clase AB) mejorada● La fuente I
Q polariza el par de diodos haciendo
que VB2=VIN y que VB1 = VIN + 1,4V.
● Se siga el camino que se siga, V
OUT = VIN+0,7V
independientemente del transistor que transmite.
● Los transistores siempre están en ZAD
● Consumo mayor que par de clase B, pero menor
que el del seguidor de emisor.
Tema 6: Etapa Push-Pull mejorada
Etapa push-pull (Clase AB) mejoradaNOTAS SOBRE LA ESTRUCTURA
● Q1 Y Q2 podrían ser pares Darlington. En ese
caso, habría que duplicar el número de diodos.
● En algunos casos, la diferencia de tensión de
1,4V (o 2,8 V) se consigue con resistencias.
● I
Q puede compartirse con la etapa de ganancia
del amplificador (P.e., si es un inversor CC-CE cargado con una fuente).
Tema 6: Etapa Push-Pull mejorada
Etapa push-pull (Clase AB) mejorada en tecnología CMOSNOTAS SOBRE LA ESTRUCTURA
● Basta con ajustar R e I
Q para que
● Puede reemplazarse la resistencia con
transistores con drenador y puerta en corto.
●Problemas:
● Sigue siendo sensible al efecto sustrato:
Distorsión.
● Como las tensiones umbral varían, R·I
Q no
está siempre afinado
PUEDEN USARSE ESTRUCTURAS ALTERNATIVAS
R · I
Q=
V
THN+ ∣
V
THP∣
Tema 6: Etapa Push-Pull mejorada
Etapa push-pull (Clase AB) mejorada en tecnología CMOS● Útil por lo baratos que son los amplificadores
diferenciales en tecnología CMOS.
● ¡Basta un par diferencial sencillo! ● V
IN = VOUT por op amps. La salida de los
amplificadores se adapta para abrir o cerrar los MOS según el sentido y valor de la corriente de salida..
● Además, no hay que tener en cuenta el efecto
sustrato al estar los transistores en fuente común.
Tema 6: Protección de corriente
Sobrecorrientes● A veces, interesa evitar que la corriente de salida no sea excesivamente alta para
proteger la resistencia de carga...
EN CMOS, BASTA MODIFICAR LA ANCHURA DEL CANAL
Aumento artificial de la resistencia de salida ∣IOUT∣< VCC RS Problema: La corriente produce calor!!! Control de la corriente de base Típica de op amps bipolares