Circuitos integrados para la enseñanza de electrónica en la Universidad de los Andes
63
0
0
Texto completo
(2) CIRCUITOS INTEGRADOS PARA LA ENSEÑANZA DE ELECTRÓNICA EN LA UNIVERSIDAD DE LOS ANDES. JOSE GUILLERMO DAZA GONZALEZ. Proyecto de grado para optar por el título de Ingeniero Electrónico. Asesores Ing. ANTONIO GARCÍA Ing. LORENA GARCÍA. UNIVERSIDAD DE LOS ANDES DEPÁRTAMENTO DE INGENIERÍA ELÉCTRICA Y ELECTRÓNICA PREGRADO EN INGENIERÍA ELECTRÓNICA 2010. 2.
(3) AGRADECIMIENTOS. A mis asesores, los profesores Antonio García y Lorena García, por su gran colaboración, excelente disposición y comprensión a lo largo del desarrollo de este proyecto. A mis padres y mi hermano por motivarme para seguir adelante y terminar exitosamente mi pregrado en Ingeniería Electrónica. A mi novia, Vanessa por su apoyo incondicional y sabios consejos durante todo este trabajo. A la Fundación Cerrejón por la oportunidad que me brindó para realizar mis estudios en la Universidad de los Andes. Al jurado, Mauricio Guerrero, por sus inquietudes, sugerencias y comentarios. A mis compañeros de estudio, Daniel Blandón, Víctor Melo, Germán Forero, Carlos Rivera, por todo lo que he aprendido de ellos aunque no lo sepan.. 3.
(4) CONTENIDO RESUMEN .................................................................................................................................... 8 INTRODUCCIÓN...................................................................................................................... 9 1.. ESTADO DEL ARTE ................................................................................................... 11. 1.1.. MICRO LINEAR BICMOS CHIP SET FOR UNDERGRADUATE. LABORATORIES IN MICROELECTRONIC DEVICES AND CIRCUITS 11 1.1.1.. Motivación ................................................................................................................ 11. 1.1.2.. Tecnología utilizada ........................................................................................... 12. 1.1.3.. Producto final ......................................................................................................... 12. 1.2.. CHIP EDUCACIONAL CNM97 .......................................................................... 13. 1.2.1.. Motivación ................................................................................................................ 13. 1.2.2.. Tecnología utilizada ........................................................................................... 13. 1.2.3.. Producto final ......................................................................................................... 14. 2.. OBJETIVOS ..................................................................................................................... 15. 2.1.. OBJETIVO GENERAL ........................................................................................... 15. 2.2.. OBJETIVOS ESPECIFICOS ............................................................................... 15. 3.. PROCESO DE SELECCIÓN DE LOS DISPOSITIVOS ............................ 16. 4.. METODOLOGÍA DE DISEÑO ............................................................................... 17. 5.. DISEÑO TEÓRICO DE LOS DISPOSITIVOS ELECTRÓNICOS. SELECCIONADOS................................................................................................................ 19 5.1.. CIRCUITO INTEGRADO DIGITAL ................................................................ 20. 5.1.1.. Inversor con carga resistiva .......................................................................... 20. 5.1.2.. Inversor PseudoNmos ........................................................................................ 22 4.
(5) 5.1.3.. Inversor CMOS ....................................................................................................... 23. 5.1.4.. Oscilador en anillo ............................................................................................... 25. 5.1.5.. Compuerta de Transmisión ............................................................................ 26. 5.1.6.. Buffer tres estados ............................................................................................... 26. 5.1.7.. Compuerta NOR de dos entradas ............................................................... 27. 5.1.8.. Compuerta NAND de dos entradas ............................................................ 28. 5.2.. CIRCUITO INTEGRADO ANALÓGICO ....................................................... 29. 5.2.1.. Espejo de corriente simple simétrico ....................................................... 29. 5.2.2.. Espejo de corriente simple asimétrico .................................................... 31. 5.2.3.. Fuente de corriente Wildar ............................................................................ 31. 5.2.4.. Fuente de corriente Wilson ............................................................................ 33. 5.2.5.. Fuente de corriente cascodo.......................................................................... 33. 5.2.6.. Par diferencial con carga resistiva............................................................ 34. 5.2.7.. Par diferencial con carga activa ................................................................. 36. 6.. DISEÑO LAYOUT DE LOS DISPOSITIVOS ELECTRÓNICOS. SELECCIONADOS................................................................................................................ 38 6.1.. CIRCUITO INTEGRADO DIGITAL ................................................................ 38. 6.1.1.. Inversor con carga resistiva .......................................................................... 38. 6.1.2.. Inversor PseudoNmos ........................................................................................ 38. 6.1.3.. Inversor CMOS ....................................................................................................... 39. 6.1.4.. Oscilador en anillo ............................................................................................... 39. 6.1.5.. Compuerta de Transmisión ............................................................................ 39. 6.1.6.. Buffer tres estados ............................................................................................... 40 5.
(6) 6.1.7.. Compuerta NOR de dos entradas ............................................................... 40. 6.1.8.. Compuerta NAND de dos entradas ............................................................ 41. 6.2.. CIRCUITO INTEGRADO ANALÓGICO ....................................................... 41. 6.2.1.. Transistores aislados.......................................................................................... 41. 6.2.2.. Espejo de corriente simple simétrico ....................................................... 42. 6.2.3.. Espejo de corriente simple asimétrico .................................................... 42. 6.2.4.. Fuente de corriente Wildar ............................................................................ 42. 6.2.5.. Fuente de corriente Wilson ............................................................................ 43. 6.2.6.. Fuente de corriente Cascodo ......................................................................... 43. 6.2.7.. Par diferencial con carga resistiva............................................................ 44. 6.2.8.. Par diferencial con carga activa ................................................................. 44. 7.. RESULTADO FINAL CIRCUITOS INTEGRADOS DISEÑADOS ...... 45. 7.1.. CIRCUITO INTEGRADO DIGITAL ................................................................ 45. 7.2.. CIRCUITO INTEGRADO ANÁLOGO ............................................................. 46. 8.. PRÁCTICAS DE LABORATORIO DISEÑADAS ......................................... 47. 8.1.. ESTRUCTURA GENERAL DE LAS PRÁCTICAS DE. LABORATORIO ..................................................................................................................... 47 8.2.. MUESTRA PRÁCTICAS REALIZADAS ........................................................ 48. 8.2.1.. Caracterización transistores MOS ............................................................. 48. 8.2.2.. Fuentes de corriente (I) .................................................................................... 52. 8.2.3.. Fuentes de corriente (II) .................................................................................. 56. 9. 10.. FABRICACIÓN DE LOS CIRCUITOS INTEGRADOS ............................. 60 CONCLUSIONES....................................................................................................... 61 6.
(7) 11.. TRABAJO FUTURO................................................................................................. 62. REFERENCIAS ...................................................................................................................... 63. 7.
(8) RESUMEN Se realiza el diseño de dos circuitos integrados para la enseñanza de las áreas de electrónica en la Universidad de los Andes, mediante la inclusión de dispositivos especialmente diseñados para poder observar un comportamiento experimental muy cercano al teórico y superar las limitaciones de la implementación mediante componentes discretos. Se presentan las aplicaciones de los circuitos integrados diseñados dentro de la enseñanza de la electrónica en la Universidad de los Andes, una explicación del proceso de selección de los dispositivos incluidos, una descripción de cada circuito integrado junto con la metodología de diseño y la estructura de las prácticas de laboratorio realizadas.. Palabras clave — Circuito Integrado, enseñanza en electrónica, laboratorios académicos.. 8.
(9) INTRODUCCIÓN Los circuitos integrados como herramientas didácticas complementarias al estudio de los dispositivos electrónicos, constituyen un elemento fundamental para observar experimentalmente un comportamiento bastante aproximado al esperado según los resultados teóricos. Sin embargo, el adecuado funcionamiento de dichos dispositivos depende en gran medida de la simetría de los tamaños de los componentes, observándose diferencias cuando se construyen dichos circuitos a partir de componentes comerciales discretos. Es en razón de lo anterior, que al ser un tema importante dentro del aprendizaje de la electrónica, se ha realizado este proyecto consistente en el diseño de dos circuitos integrados para la enseñanza del área de electrónica en la Universidad de los Andes. Cada uno de los circuitos integrados, contiene dispositivos que permiten observar un comportamiento experimental muy cercano al teórico y superar las limitaciones de la implementación con componentes discretos. En este trabajo, la distribución de los diferentes dispositivos dentro de cada circuito integrado (CI) se realizó de la siguiente manera: el primero de ellos (CI 1), contiene los dispositivos para la enseñanza de la electrónica análoga, mientras el CI 2 está orientado hacia la enseñanza de la electrónica digital. En este proyecto se realiza el diseño de dispositivos electrónicos que permiten una mayor calidad en la enseñanza y en el estudio de las diferentes áreas de la electrónica. Se espera que el producto final alcance un nivel de funcionalidad adecuado para poder ser fabricado e implementado con éxito, y que se constituya como una herramienta didáctica en el aprendizaje teórico y experimental de las asignaturas de electrónica análoga y digital. Adicionalmente se realizan una serie de prácticas de laboratorio que utilizan estos circuitos, las cuales serán implementadas una vez realizada la etapa de fabricación y verificación funcional. Éste trabajo se convierte entonces en un punto de partida para futuras investigaciones en Colombia relacionadas con el diseño de circuitos integrados y su inclusión dentro de los procesos académicos de la electrónica en los estudiantes de pregrado de las diversas universidades del país.. 9.
(10) En el capítulo 1 se presenta una revisión del estado del arte mediante el estudio de algunos trabajos relacionados. En el capítulo 2 se presentan los objetivos del proyecto. En el capítulo 3 se describe el proceso de selección de los dispositivos a incluir dentro de los circuitos integrados, seguido de la metodología de diseño presentada en el capítulo 4. En el capítulo 5, se muestra el diseño teórico de los dispositivos electrónicos seleccionados junto con las simulaciones que validan dichos cálculos y el diseño del Layout de todos los dispositivos junto con una simulación incluyendo la extracción de capacitancias parásitas del circuito se encuentra en el capítulo 6. En el capítulo 7, se presenta la organización de los diferentes bloques dentro de cada circuito integrado y la apariencia del encapsulado de cada chip. En el capítulo 8 se muestra la estructura general de las prácticas de laboratorio junto con ocho prácticas realizadas. El capítulo 9 se describe el proceso para llevar a cabo la fabricación de los diseños realizados, que se realizará mediante la Empresa Norteamericana de fabricación de circuitos integrados MOSIS. Se finaliza con algunas conclusiones y recomendaciones para trabajo futuro.. 10.
(11) 1. ESTADO DEL ARTE El diseño de circuitos integrados y su inclusión para la enseñanza de la electrónica dentro del nivel de pregrado de las diferentes universidades es un tema interesante teniendo en cuenta los avances y el conocimiento que puede generarse entre los estudiantes a partir de estas herramientas. Es por eso que ha sido objeto de varios trabajos realizados con anterioridad. A continuación describiremos algunos de estos trabajos.. 1.1. MICRO LINEAR BICMOS CHIP SET FOR UNDERGRADUATE LABORATORIES IN MICROELECTRONIC DEVICES AND CIRCUITS En la asignatura “Microelectronic devices and circuits” de la Universidad de California en Berkeley se introducen los principios físicos básicos para entender el funcionamiento de los dispositivos dentro de circuitos integrados análogos y digitales usando transistores MOS y bipolares. En este contexto, surge este proyecto permitiendo mejorar la calidad de los laboratorios académicos y realizar experimentos que profundicen los contenidos temáticos relacionados.. 1.1.1. Motivación Pasar de un nivel de diseño puramente teórico que se tenía en ese momento a un nivel más práctico, orientado hacia experimentos en el laboratorio para observar comportamientos reales de los dispositivos en los circuitos integrados.. Para obtener una mayor calidad en el desarrollo de los laboratorios, empezaron a observar que un camino para lograrlo era el diseño de circuitos integrados especiales que contengan MOSFETS, transistores bipolares y elementos pasivos, de tal forma que cubran la mayor parte del material de estudio en la asignatura “Microelectronic devices and circuits”.. 11.
(12) 1.1.2. Tecnología utilizada En este trabajo todo fue fabricado usando la tecnología Micro Linear 1.5 um BiCMOS. Esta tecnología cuenta con un total de 16 mascaras y un total de 62 pasos durante el proceso de fabricación. Cuenta con un solo tipo de polisilicio y dos tipos de metales. Este proceso BiCMOS posee una capa especial p+ para eliminar el efecto Latch-up propio de los dispositivos MOS y una conexión DDD n+ source/drain para prevenir la formación del efecto “Electron caliente”.. 1.1.3. Producto final Como producto final de este proyecto se implementaron seis chips que contenían fundamentalmente en transistores aislados, pares diferenciales, fuentes de corrientes, elementos pasivos y otros arreglos de transistores. A continuación se muestra los bloques básicos contenidos en cada uno de los Chips. Lab Chip 1 Este primer circuito sirve de complemento para los conceptos relacionados con las tecnologías de fabricación de circuitos integrados. Este chip incluye resistencias, capacitores, transistores NMOS, PMOS y PNP. Lab Chip 2 Este circuito incluye diodos, transistores PMOS y NPN e Inversores. Lab Chip 3 Este circuito incluye una compuerta NOR de dos entradas, una compuerta NAND de dos entradas, un oosciladores en anillo y amplificadores BIPOLARES. Lab Chip 4 Este chip incluye amplificadores MOS, fuentes de corriente (Espejos), Buffers (MOS, BIPOLARES), amplificadores cascodo BIPOLARES. Lab Chip 5 12.
(13) Este chip contiene fuentes de corriente (Tipo Cascodo), fuentes de Voltaje (Totem pole), amplificadores cascodo MOS, amplificadores diferenciales MOS. Lab Chip 6 Este circuito integrado contiene amplificadores diferenciales BIPOLARES, amplificadores operacionales BICMOS (E.C. Y C.C.).. 1.2. CHIP EDUCACIONAL CNM97 El propósito de esta primera versión del Chip Educacional (EDUCHIP) es suministrar una herramienta útil para la enseñanza del diseño analógico microelectrónico, desde la simulación hasta los resultados experimentales de laboratorio.. 1.2.1. Motivación Proporcionar los dispositivos básicos que permitan a los docentes desarrollar sus propias ideas. Los elementos incluidos en este chip permiten estudiar los dispositivos más elementales, si bien muchos de estos elementos están enfocados a la introducción del diseño analógico; en parte por ser este el campo en el que es más difícil encontrar componentes útiles en el mercado.. 1.2.2. Tecnología utilizada Este EDUCHIP incluye una matriz de celdas analógicas integradas mediante el proceso VLSI CMOS 2.5um doble-poli (CNM25) del Centro Nacional de Microelectrónica (CNM), desarrollado en el Instituto de Microelectrónica de Barcelona (IBM).. 13.
(14) 1.2.3. Producto final Este EDUCHIP incluye una matriz de celdas analógicas muy simples diseñadas full-custom. Todas estas celdas básicas se componen de dos MOSFETs emparejados en distintas topologías circuitales, p.e. : dispositivo de caracterización de cuatro terminales, espejos de corriente, estructuras en fuente común y pares diferenciales. Este circuito integrado va acompañado con una documentación básica, compuesta por: . Listado y distribución de los bloques. Descripción eléctrica y física. Mapa de encapsulado. Ejemplos prácticos de utilización. Modelos SPICE de los dispositivos, bloques y ejemplos.. 14.
(15) 2. OBJETIVOS 2.1. OBJETIVO GENERAL Diseñar dos circuitos integrados para la enseñanza del área de electrónica en la Universidad de los Andes como la electrónica básica, la electrónica análoga y la electrónica digital.. 2.2. OBJETIVOS ESPECIFICOS . . . . Incluir dentro de cada circuito integrado una serie de dispositivos básicos que permitan el desarrollo de prácticas y experimentos a partir de la interconexión de dichos dispositivos. Elaborar una documentación básica para cada circuito integrado conformada por el listado y ubicación de los bloques incluidos en cada uno, descripción eléctrica y física, diagrama del encapsulado y modelo SPICE de cada dispositivo. Elaborar una serie de prácticas de laboratorio para las asignaturas de electrónica básica, análoga y digital de la Universidad de los Andes, donde se utilice el circuito integrado diseñado. Generar los archivos necesarios para una posterior fabricación del circuito integrado.. 15.
(16) 3. PROCESO DE SELECCIÓN DE LOS DISPOSITIVOS Para la selección de los diferentes dispositivos incluidos en los dos circuitos integrados, se realizó una revisión de las prácticas de laboratorio de la Universidad de los Andes de las asignaturas de electrónica análoga y digital (2009), las guías de laboratorio de la Universidad de California en Berkeley de la asignatura Dispositivos y circuitos microelectrónicos (2003) [1] y los ejemplos de aplicación encontrados en el manual del Chip educacional CNM97 del Centro de Microelectrónica de Barcelona (1997) [2]. A continuación se presenta una breve descripción de los resultados encontrados al realizar la revisión en cada institución.. 1). Universidad de los Andes. En la asignatura de electrónica análoga, se realizan prácticas relacionadas con la caracterización, polarización y amplificación con Mosfets. También se estudian temáticas relacionadas con amplificadores diferenciales con carga activa y carga resistiva, respuesta en frecuencia y realimentación de circuitos amplificadores. En cuanto a la asignatura de electrónica digital, se trabajan experimentos acerca de los diferentes tipos de inversores, analizando sus características estáticas y dinámicas, diseño de compuertas lógicas, compuertas de transmisión, oscilador en anillo, memorias SRAM y DRAM y Conversores A/D y D/A.. 2). Universidad de California en Berkeley. En el área de “Microelectronic Devices and Circuits”, se realizan experimentos para el estudio de resistencias fabricadas en circuitos integrados, caracterización de Mosfets, amplificadores de una sola etapa con carga resistiva, respuesta en frecuencia de amplificadores, fuentes de corriente y amplificadores multietapas.. 3). Centro Nacional de Microelectrónica de Barcelona. Esta institución, para el Chip Educacional CNM97, diseñó una serie de cuatro notas de aplicación en las cuales se abordan experimentos relacionados con obtención experimental del modelo del Mosfet, análisis de espejos de corriente, mejora en ganancia del amplificador operacional y multiplicador de corriente. 16.
(17) Para cada una se analizaron los dispositivos vistos en clase, los temas tratados en los experimentos existentes y tras realizar una comparación entre los diferentes contenidos temáticos de dichas instituciones, se determinaron todos los elementos a incluir, de tal manera que permitieran estudiar la mayor cantidad de temas, complementando los dispositivos tratados actualmente en los laboratorios de la Universidad de los Andes. Finalmente se hizo una agrupación en dos chips, teniendo en cuenta el tipo de dispositivo y el área de la electrónica con la que se encuentra relacionada. Así, los circuitos integrados (CI1 y CI2) estarán conformados por los siguientes bloques:. CI 1 (ELECTRONICA BÁSICA Y ANÁLOGA) CI 2 (ELECTRONICA DIGITAL) Cuatro Transistores NMOS (Diferentes Cuatro Transistores NMOS (Diferentes tamaños) tamaños) Un Espejo de corriente simple simétrico Un Inversor con Carga Resistiva Un Espejo de corriente simple asimétrico Un Inversor PseudoNmos Una Fuente de corriente tipo Wildar Un Inversor CMOS Una Fuente de corriente tipo Wilson Un Oscilador en anillo Una Fuente de corriente tipo Cascodo Una Compuerta de Transmisión Un Amplificador Diferencial con Carga Un Buffer Tres Estados Resistiva Compuerta NOR de dos entradas Un Amplificador Diferencial con Carga Activa Compuerta NAND de dos entradas. 4. METODOLOGÍA DE DISEÑO La metodología básica de diseño empleada en este proyecto para encontrar los tamaños de los transistores se muestra en seguida en la figura 1 y fue extraída de la referencia [5]. El proceso de diseño de circuitos en tecnología CMOS consiste de una definición de las especificaciones del dispositivo en términos de las entradas y salidas, realización de los cálculos teóricos, simulación de los circuitos, layout, simulaciones incluyendo las capacitancias parásitas y re-evaluación del diseño verificando el cumplimiento de las especificaciones. Las especificaciones del circuito son definidas por el diseñador dependiendo de la aplicación que se esté trabajando.. 17.
(18) Definir las especificaciones del dispositivo a diseñar. Cálculos teóricos completos de los tamaños físicos de cada uno de los componentes teniendo en cuenta el modelo SPICE de la tecnología seleccionada.. Simulación del esquemático del circuito teniendo en cuenta los cálculos realizados. ¿El circuito diseñado cumple con las especificaciones?. No. Si. Diseño del Layout. Extracción de capacitancias parásitas y Re-simulación del circuito incluyendo dichas capacitancias. No. ¿El circuito diseñado cumple con las especificaciones? Si. Organizar los dispositivos dentro de cada chip y generar los archivos de fabricación Figura 1. Metodología de diseño de circuitos integrados [5].. 18.
(19) Esta metodología se caracteriza por realizar una comparación permanente entre los resultados de diseño y las especificaciones, con el fin de validar los resultados y detectar a tiempo cualquier falla en el proceso.. 5. DISEÑO TEÓRICO DE LOS DISPOSITIVOS ELECTRÓNICOS SELECCIONADOS Para el diseño de los diferentes dispositivos de los dos circuitos integrados, relacionados con aplicaciones analógicas y digitales, inicialmente se estudió el modelo circuital del Mosfet para dichas aplicaciones. En este caso, dicho modelo aplica para Mosfets de canal largo, asumiendo que se cumplen las ecuaciones cuadráticas con las que se estudian estos elementos en la Universidad de los Andes. El modelo se muestra en la siguiente figura, donde la expresión de la corriente ID varía de acuerdo a la región de operación en la que se esté trabajando según la aplicación.. Figura 2. Modelo Mosfet según la región de operación [7].. Conociendo las regiones de operación en las que se encuentran los Mosfets en cada uno de los dispositivos diseñados, usando el modelo circuital correspondiente, se calcularon los tamaños de cada elemento, para una posterior realización del Layout. En este proceso, se emplearon los parámetros Spice de la tecnología a usar, que en este caso fue AMI05 de On Semiconductor ofrecida por la empresa norteamericana de fabricación de circuitos integrados MOSIS [3]. A continuación se muestra un resumen de los parámetros más utilizados.. 19.
(20) PARAMETROS SPICE UTILIZADOS AMI05 NMOS PMOS 0,7086 -0.9179 VT0 (V) 𝟐 202.4541 U0 (𝒄𝒎 /V.s) 533.6953 TOX (cm) 1.4100 x 10 6 1.4100 x 10 6 EOX (F/cm) 4.3385 x 10 13 4.3385 x 10 13 COX (F/𝒄𝒎𝟐 ) 3.0769 x 10 7 3.0769 x 10 7. 5.1. CIRCUITO INTEGRADO DIGITAL En el procedimiento de diseño teórico de los dispositivos del circuito integrado digital, los parámetros básicos de diseño se especificaron en término de los tiempos de respuesta de los dispositivos teniendo en cuenta los valores típicos de estos parámetros al ser estudiados en la clase magistral y los laboratorios de la asignatura. Las expresiones empleadas para el cálculo de los tamaños fueron extraídas de las referencias [4], [5], [6] y [7]. 5.1.1. Inversor con carga resistiva El esquemático de este inversor se muestra en la figura 3. R1 Vdd M1. Vo. Vin. 0. 0. 0. Figura 3. Circuito esquemático inversor con carga resistiva.. Para evitar una disipación considerable de potencia, se va a limitar la corriente de diseño de este inversor Idd. Basados en la referencia [6] se tomó Idd = 0,05 mA. Para Vin = VH = Vdd = 2.5 V, M1 está en tríodo, por lo tanto la ecuación para la corriente está dada por:. 20.
(21) Asumiendo Vo = VL = 0,2V se puede obtener el tamaño del transistor M1:. Ahora realizamos el cálculo del valor de la resistencia R1:. Una vez realizado el diseño teórico se procedió con una primera simulación para verificar la validez del diseño realizado (Ver figura 4). 3.0V. 2.0V. 1.0V. 0V 0s V(Vin). 1ns V(Vout). 2ns. 3ns. 4ns. 5ns. 6ns. 7ns. 8ns. 9ns. 10ns. Time. Figura 4. Curva de transferencia inversor con carga resistiva diseñado teóricamente.. Al realizar la simulación fue necesario disminuir el valor de la resistencia R1 hasta 1kΩ para mejorar el tiempo de respuesta del inversor.. 21.
(22) 5.1.2. Inversor PseudoNmos El esquemático del inversor PseudoNmos se muestra en la figura 5.. Mp. 0 Vo. Vdd. Mn Vin1. 0. 0. 0. Figura 5. Circuito esquemático inversor PseudoNmos.. En este caso, definiendo los tiempos de respuesta del dispositivo se hallaron los tamaños de los transistores usando las expresiones de la referencia [6]. Tomando. El valor del condensador C representa la carga equivalente conectada a la salida dl inversor (Fanout = 10).. Vin = VH = Vdd = 5 V, para Mn. Para Mp. 22.
(23) Una vez realizado el diseño teórico se procedió con una primera simulación para verificar la validez del diseño realizado (Ver figura 6). 6.0V. 4.0V. 2.0V. 0V 0s V(Vin). 0.5ns V(Vout). 1.0ns. 1.5ns. 2.0ns. 2.5ns. 3.0ns. 3.5ns. 4.0ns. 4.5ns. Time. Figura 6. Curva de transferencia inversor PseudoNmos diseñado teóricamente.. Al realizar la simulación fue necesario disminuir el valor de Mp para disminuir el nivel lógico “cero” del inversor, así. .. 5.1.3. Inversor CMOS El esquemático del inversor CMOS se muestra en la figura 7.. Mp Vo. Vdd. Mn Vin. 0. 0. 0. Figura 7. Circuito Esquemático de un Inversor CMOS.. Para una entrada Vin = Vdd = 5V, VGS = 5V para Mn y VGS = 0V para Mp. De esta forma, para Mn existe canal, mientras Mp estaría apagado debido a la ausencia de canal. Así, la carga conectada a la salida Vo del circuito, representada mediante un capacitor C, se descarga a través de Mn y Vo tiende a Cero (0). Para una entrada Vin = 0V, VGS = 0V para Mn y VGS = -5V para Mp. De esta forma, para Mp existe canal, mientras Mn estaría apagado debido a la ausencia de canal. Así, la carga C conectada a la salida Vo del circuito, se carga a través de Mp y Vo tiende a alcanzar un valor igual a Vdd = 5V. Para obtener una curva de transferencia simétrica del inversor, se debe satisfacer: 23.
(24) Siguiendo el planteamiento teórico realizado en la referencia [6], podemos caracterizar el comportamiento del inversor mediante las siguientes ecuaciones: (2) (3) Donde. , es el voltaje de alimentación del inversor, en este caso 5V , es el voltaje de umbral del transistor NMOS , es el voltaje de umbral del transistor PMOS , es la movilidad del electrón , es la capacitancia de la capa de óxido , es la capacitancia de carga del inversor , el tiempo de respuesta del inversor. Con estas ecuaciones (1), (2) y (3), se pueden hallar los tamaños de los transistores, asegurando la simetría de la curva de transferencia, obteniéndose los siguientes tamaños de los Mosfets.. Una vez calculados estos tamaños, se realizó la simulación en texto del dispositivo con las características diseñadas en Spice AD para verificar el cumplimiento de las especificaciones. El resultado de ésta simulación se muestra en la figura siguiente, donde se observa un comportamiento simétrico de la curva de transferencia.. 24.
(25) 6.0V. 4.0V. 2.0V. 0V 0V. 0.5V. 1.0V. 1.5V. 2.0V. 2.5V. 3.0V. 3.5V. 4.0V. 4.5V. 5.0V. V(Vout) Vin. Figura 8. Curva de transferencia inversor CMOS diseñado teóricamente.. 5.1.4. Oscilador en anillo Para conformar el oscilador en anillo se usaron cinco inversores CMOS idénticos a los diseñados en el numeral anterior (Vdd = 5 V). De esta forma el esquemático y el resultado de la simulación se muestran a continuación.. Mp1. Mp2. Mp3. Mp4. Mp5. Mn4. Mn5. Vdd. Vo Mn1. Mn2. 0. Mn3. 0. 0. 0. 0. 0. Figura 9. Circuito esquemático de un oscilador en anillo. 6.0V. 4.0V. 2.0V. 0V 0s. 1ns. 2ns. 3ns. 4ns. 5ns. 6ns. 7ns. 8ns. V(Vin) Time. Figura 10. Respuesta en simulación de un oscilador en anillo.. 25. 9ns. 10ns.
(26) 5.1.5. Compuerta de Transmisión En este caso, basados en las recomendaciones dadas en la referencia [4], se organizó el esquemático de la figura 11, con dos transistores de igual tamaño e igual al tamaño del transistor NMOS usado en el inversor CMOS. A. Vo. Mn Vin. Vout. Mp. NA. Figura 11. Circuito esquemático de una compuerta de transmisión. 5.0V. 0V. -5.0V 0s. 2ns V(Vin). 4ns 6ns V(Vout) V(NA) V(A). 8ns. 10ns. 12ns. 14ns. 16ns. 18ns. 20ns. 22ns. 24ns. 26ns. 28ns. 30ns. Time. Figura 12. Resultado simulación de una compuerta de transmisión.. Como puede verse en la figura 12 cuando la señal A se encuentra en nivel alto (1 lógico), ambos transistores se encienden y la señal de salida es igual a la entrada. Por otro lado, NA se encuentra en bajo (0 lógico) el transistor MN se apaga al igual que el transistor Mp.. 5.1.6. Buffer tres estados En este caso, basados en la referencia [4] se armó el esquemático de la figura 13, a partir de los esquemáticos realizados para el inversor CMOS y la compuerta de transmisión (Vdd = 5V).. 26.
(27) A. Vdd. Mp. Vo. Mn. Mp. Mn. Vout. Vin NA. 0. 0. 0. Figura 13. Circuito esquemático de un buffer tres estados.. En este circuito cuando la señal A se encuentra en nivel alto (1 lógico), ambos transistores se encienden y la señal de salida es igual al inversor CMOS. Por otro lado, NA se encuentra en bajo (0 lógico) el transistor MN se apaga al igual que el transistor Mp, obteniéndose un estado de alta impedancia.. 5.1.7. Compuerta NOR de dos entradas El esquemático de la compuerta NOR se muestra en la figura 14 (Vdd = 5V). Este diseño se basó en diseños de ejemplo realizados en la referencia [6].. Vin1 Mp6. Vin2 Mp7. Vdd. Vout Mn6 Vin1. Mn7 Vin2. 0. 0. Figura 14. Circuito esquemático de una compuerta NOR de dos entradas.. 27.
(28) 6.0V. 4.0V. 2.0V. 0V. -2.0V 0s V(Vin1). 1ns V(Vin2). 2ns V(Vout). 3ns. 4ns. 5ns. 6ns. 7ns. 8ns. 9ns. 10ns. Time. Figura 15. Resultado simulación compuerta NOR de dos entradas.. 5.1.8. Compuerta NAND de dos entradas El esquemático de la compuerta NAND se muestra en la figura 16 (Vdd = 5V). Este diseño se basó en diseños de ejemplo realizados en la referencia [6].. Vin1 Mp1. Vin2 Mp2 Vout. Vdd. Mn1 Vin1. Mn2 Vin2. 0. 0. Figura 16. Circuito esquemático de una compuerta NAND de dos entradas.. A continuación se muestra un resumen con los tamaños de los transistores en cada uno de los dispositivos.. 28.
(29) Circuito Integrado Digital Dispositivo Transistores diferentes tamaños W/LN1 W/LN2 W/LN3 W/LN4 Inversor carga resistiva W/LN1 Inversor PseudoNmos W/LP1 W/LN2 Inversor CMOS W/LP1 W/LN2 Oscilador en anillo (5 inversores) W/LP1 W/LP2 W/LN3 W/LN4 W/LP5 W/LN6 W/LP7 W/LP8 W/LN9 W/LN10 Compuerta de transmisión W/LP1 W/LN2 Buffer tres estados W/LP1 W/LN2 W/LP3 W/LN4 Compuerta NAND W/LP1 W/LP2 W/LN3 W/LN4 Compuerta NOR W/LP1 W/LP2 W/LN3 W/LN4. Tamaño 7.5um/1.2um 3.9um/1.2um 7.5um/0.6um 3.9um/0.6um 5.4um/0.6um 6.6um/0.6um 6.6um/0.6um 16.8um/0.6um 6.6um/0.6um 9um/1.2um 9um/1.2um 6.6um/0.6um 6.6um/0.6um 9um/1.2um 6.6um/0.6um 9um/1.2um 9um/1.2um 6.6um/0.6um 6.6um/0.6um 6.6um/0.6um 6.6um/0.6um 6.6um/0.6um 6.6um/0.6um 16.8um/0.6um 6.6um/0.6um 6.6um/1.2um 6.6um/1.2um 7.2um/2.4um 7.2um/2.4um 6.6um/2.4um 6.6um/2.4um 7.2um/2.4um 7.2um/2.4um. Todos los dispositivos son alimentados entre Vcc. =. 5V y Gnd. =. 0V.. Tabla 1. Resumen tamaño transistores del circuito integrado digital. 5.2. CIRCUITO INTEGRADO ANALÓGICO El procedimiento de diseño teórico de los dispositivos del circuito integrado analógico se realizó tomando como especificaciones las corrientes de polarización que fluirían por los dispositivos de acuerdo con los valores típicos de corriente manejados en la clase y en las prácticas de laboratorio de electrónica análoga. 5.2.1. Espejo de corriente simple simétrico El circuito esquemático de un espejo de corriente simétrico se muestra en la siguiente figura.. 29.
(30) V2 V1. R1 1.8k. 5Vdc. R2 1k. Iref. Iout M1. M2. 0. 0. Figura 17. Circuito esquemático de un espejo de corriente simétrico. Para dimensionar los transistores se partió de la expresión para la corriente Iref cuando M1 está activo, región de operación de este dispositivo. Así,. Ajustando. se asumió. se obtuvo:. Ahora se halla el valor de R para asegurar el valor de la corriente de referencia:. Al realizar la simulación para verificar el diseño realizado, se ajustó el valor de R = 1,8. y los tamaños de M1 y M2 fueron. .. 2.00050mA. 2.00045mA. 2.00040mA. 2.00035mA. 2.00030mA 0.20ns I(R1) I(R2). 0.40ns. 0.60ns. 0.80ns. 1.00ns. 1.20ns. 1.40ns. 1.60ns. 1.76ns. Time. Figura 18. Resultado simulación espejo de corriente simétrico (IR1 = Iref; IR2 = Iout). 30.
(31) 5.2.2. Espejo de corriente simple asimétrico En este caso solo se modificó el tamaño del transistor M2 en la figura 17 a la mitad para limitar a ½ la relación entre Iref y Iout. Así, las dimensiones definitivas luego de realizar ajustes en la simulación, fueron:. 2.5mA. 2.0mA. 1.5mA. 1.0mA 0s I(R1). 0.5ns I(R2). 1.0ns. 1.5ns. 2.0ns. 2.5ns. 3.0ns. 3.5ns. 4.0ns. 4.5ns. 5.0ns. Time. Figura 19. Resultado simulación espejo de corriente asimétrico (IR1 = Iref; IR2 = Iout). 5.2.3. Fuente de corriente Wildar El circuito esquemático de una fuente de corriente Wildar se muestra en la siguiente figura. V2 V3. R5. 5Vdc. Iref. Iout M5. M6. R7. 0. 0. Figura 20. Circuito esquemático de una fuente de corriente tipo Wildar. 31.
(32) Para dimensionar los transistores se consideró de la expresión para la corriente Iref cuando M1 está activo, región de operación de este dispositivo. Así, (Iref = 2mA). Para Iref = 2mA se fijó. y se obtuvo. Podemos hallar R7 mediante la siguiente expresión, fijando. Al realizar la simulación para verificar el diseño realizado, se ajustó el valor de R7 =. y los tamaños de M1 y M2 fueron. (Ver. figura 21). 2.5mA. 2.0mA. 1.0mA. 0A 0s I(R2). 0.5ns I(R1). 1.0ns. 1.5ns. 2.0ns. 2.5ns. 3.0ns. 3.5ns. 4.0ns. 4.5ns. 5.0ns. Time. Figura 21. Resultado simulación fuente de corriente tipo Wildar (IR1 = Iref; IR2 = Iout). 32.
(33) 5.2.4. Fuente de corriente Wilson El circuito esquemático de una fuente de corriente Wilson se muestra en la siguiente figura (Iref = 2mA). R. M3. Vdd 5Vdc Iref. Iout. M2. M1. 0. 0. Figura 22. Circuito esquemático de una fuente de corriente tipo Wilson. Para dimensionar los transistores se consideraron los resultados obtenidos en el espejo de corriente simétrico.. Al realizar la simulación para verificar el diseño realizado, se ajustó el valor de R =. y los tamaños de M1, M2 y M3 fueron .. 2.6mA. 2.0mA. 1.0mA. 0A 0s I(R1). 0.5ns I(R2). 1.0ns. 1.5ns. 2.0ns. 2.5ns. 3.0ns. 3.5ns. 4.0ns. 4.5ns. 5.0ns. Time. Figura 23. Resultado simulación fuente de corriente tipo Wilson (IR1 = Iref; IR2 = Iout). 5.2.5. Fuente de corriente cascodo El circuito esquemático de una fuente de corriente cascodo se muestra en la siguiente figura.. 33.
(34) V2 R. Vdd. M3. M4. M1. M2. 5Vdc. Iref. Iout. 0. 0. Figura 24. Circuito esquemático de una fuente de corriente cascodo. El dimensionamiento de los transistores se realizó con base en las ecuaciones empleadas en la fuente de corriente Wildar, obteniéndose lo siguiente (Iref = 2mA): y R = 697,629 Al realizar la simulación para verificar el diseño realizado, se ajustó el valor de R = 2.5mA. 2.0mA. 1.0mA. 0A 0s I(R1). 0.5ns I(R2). 1.0ns. 1.5ns. 2.0ns. 2.5ns. 3.0ns. 3.5ns. 4.0ns. 4.5ns. 5.0ns. Time. Figura 25. Resultado simulación fuente de corriente cascodo (IR1 = Iref; IR2 = Iout). 5.2.6. Par diferencial con carga resistiva El circuito esquemático de un par diferencial con carga resistiva se muestra en la figura 26.. 34.
(35) Rd. Rd. Vdd 5Vdc. M1. Vd1. Vd2. M2. V1. V2. 0. Iss. -Vdd. Figura 26. Circuito esquemático de un par diferencial con carga resistiva. En DC la corriente a través de M1 se ajustó en 1mA y se tomo como referencia un factor λ=0,01 V-1. De esta forma para una relación , se determinó que Vs1 = -1,8023V por lo que si existe canal para M1. Por otro lado el valor de la resistencia R para asegurar un offset de 0V a la salida es R = . Con estos parámetros se halló en AC una ganancia en modo diferencial de 8,6 y en modo común aproximadamente nula. La fuente de corriente DC Iss tiene un valor de 2mA y será implementada mediante las fuentes de corrientes diseñadas anteriormente. A continuación se muestran las simulaciones de este circuito en donde la ganancia diferencial estuvo cercana a 4. 800mV. (1.2301u,740.135m). 400mV. 0V. -400mV. -800mV 0s. 0.5us V(Vd2)- V(Vd1). 1.0us V(VG1)- V(VG2). 1.5us. 2.0us. 2.5us. 3.0us. 3.5us. 4.0us. 4.5us. Time. Figura 27. Resultado simulación par diferencial con carga resistiva. 35. 5.0us.
(36) 5.2.7. Par diferencial con carga activa El circuito esquemático de un par diferencial con carga activa se muestra en la siguiente figura.. M3. M4. Vdd1 5Vdc. M1. Vd1. Vd2. V1. M2. V2. Iss1. -Vdd. 0. Figura 28. Circuito esquemático de un par diferencial con carga activa. Siguiendo un diseño preliminar realizado en la referencia [6] se ajustaron los tamaños de los diferentes MOSFETs de la siguiente manera:. La fuente de corriente DC Iss tiene un valor de 2mA y será implementada mediante las fuentes de corrientes diseñadas anteriormente. A continuación se muestran las simulaciones de este circuito en donde la ganancia diferencial estuvo cercana a 7,68 (Ver figura 29).. 36.
(37) 1.0V. 0.5V. 0V. -0.5V. -1.0V 0s. 0.5us V(VG1)- V(VG2). 1.0us V(Vd2)- V(Vd1). 1.5us. 2.0us. 2.5us. 3.0us. 3.5us. 4.0us. 4.5us. 5.0us. Time. Figura 29. Resultado simulación par diferencial con carga activa. A continuación se muestra un resumen con los tamaños de los transistores en cada uno de los dispositivos. Circuito Integrado Analógico Dispositivo Tamaño Transistores diferentes tamaños W/LN1 7.5um/1.2um W/LN2 3.9um/1.2um W/LN3 7.5um/0.6um W/LN4 3.9um/0.6um Espejo de corriente simétrico W/LN1 12um/1.2um W/LN2 12um/1.2um Espejo de corriente asimétrico W/LN1 4.8um/1.2um W/LN2 12um/1.2um Fuente de corriente Wildar W/LN1 12um/1.2um W/LN2 12um/1.2um Fuente de corriente Wilson W/LN1 12um/1.2um W/LN2 12um/1.2um W/LN3 12um/1.2um Fuente de corriente Cascodo W/LN1 24um/1.2um W/LN2 24um/1.2um W/LN3 24um/1.2um W/LN4 24um/1.2um Par diferencial carga resistiva W/LN1 24um/2.4um W/LN2 24um/2.4um Par diferencial carga activa W/LN1 24um/2.4um W/LN2 24um/2.4um W/LN3 24um/2.4um W/LN4 24um/2.4um Se utilizaron solo MOSFETS de canal N. Todos los dispositivos son alimentados entre Vcc = 5V y Gnd = 0V. Tabla 2. Resumen tamaño transistores del circuito integrado análogo. 37.
(38) 6. DISEÑO LAYOUT DE LOS DISPOSITIVOS ELECTRÓNICOS SELECCIONADOS Para el diseño del layout de los diferentes dispositivos de los dos circuitos integrados, relacionados con aplicaciones analógicas y digitales, se empleó la herramienta L-Edit de Tanner. En este caso los diseños se realizaron con base en al referencia [4]. A continuación se muestra el Layout realizado para cada dispositivo con base en los cálculos realizados con anterioridad; estos diseños se simularon y luego se simularon para poder ser organizados dentro de cada circuito integrado.. 6.1.. CIRCUITO INTEGRADO DIGITAL. 6.1.1. Inversor con carga resistiva. Figura 30. Layout Inversor con carga activa. 6.1.2. Inversor PseudoNmos. Figura 31. Layout Inversor PseudoNmos. 38.
(39) 6.1.3. Inversor CMOS. Figura 32. Layout Inversor CMOS. 6.1.4. Oscilador en anillo. Figura 33. Layout Oscilador en anillo. 6.1.5. Compuerta de Transmisión. Figura 34. Layout Compuerta de Transmisión. 39.
(40) 6.1.6. Buffer tres estados. Figura 35. Layout Buffer tres estados. 6.1.7. Compuerta NOR de dos entradas. Figura 36. Layout Compuerta NOR de dos entradas. 40.
(41) 6.1.8. Compuerta NAND de dos entradas. Figura 37. Layout Compuerta NAND de dos entradas. 6.2.. CIRCUITO INTEGRADO ANALÓGICO. 6.2.1. Transistores aislados. Figura 38. Layout transistores aislados. 41.
(42) 6.2.2. Espejo de corriente simple simétrico. Figura 39. Layout Espejo de corriente simétrico. 6.2.3. Espejo de corriente simple asimétrico. Figura 40. Layout Espejo de corriente asimétrico. 6.2.4. Fuente de corriente Wildar. Figura 41. Layout Fuente de corriente Wildar. 42.
(43) 6.2.5. Fuente de corriente Wilson. Figura 42. Layout Fuente de corriente Wilson. 6.2.6. Fuente de corriente Cascodo. Figura 43. Layout Fuente de corriente Cascodo. 43.
(44) 6.2.7. Par diferencial con carga resistiva. Figura 44. Layout Par diferencial con carga resistiva. 6.2.8. Par diferencial con carga activa. Figura 45. Layout Par diferencial con carga activa. 44.
(45) 7. RESULTADO FINAL CIRCUITOS INTEGRADOS DISEÑADOS Siguiendo con la metodología de diseño adoptada para este proyecto, se organizaron los diferentes dispositivos dentro de cada circuito integrado. Uno orientado hacia el área de la electrónica digital y el otro hacia la electrónica análoga. En seguida se muestra la organización realizada.. 7.1.. CIRCUITO INTEGRADO DIGITAL. Figura 46. Organización Layout circuito integrado digital. 45.
(46) 7.2.. CIRCUITO INTEGRADO ANÁLOGO. Figura 47. Organización Layout circuito integrado análogo. 46.
(47) 8. PRÁCTICAS DE LABORATORIO DISEÑADAS. ESTRUCTURA GENERAL DE LAS PRÁCTICAS DE LABORATORIO. 8.1.. Las prácticas de laboratorio, fueron diseñadas de tal forma que el estudiante pueda realizar una comprobación de los resultados teóricos. Estos resultados teóricos deberán ser encontrados antes de la sesión práctica, y serán calificados mediante un preinforme o pre-laboratorio. Para la escogencia de esta estructura se analizó la topología actual de las prácticas de laboratorio en la Universidad de los Andes para las asignaturas de electrónica Básica, Análoga y Digital y las prácticas de Laboratorio de la Universidad de Berkeley para el área de Dispositivos y Circuitos Microelectrónicos, debido a que en esta asignatura se está implementando un conjunto de circuitos integrados como los que se han diseñado con este proyecto. PRACTICA 1: TITULO OBJETIVOS. MATERIALES PRELABORATORIO. PROCEDIMIENTO DATASHEETS ESQUEMA DE CONEXIONES USANDO LOS CIRCUITOS INTEGRADOS CI1 Y/O CI2. INFORME DE RESULTADOS REFERENCIAS. Figura 48. Estructura general de las prácticas de laboratorio diseñadas. 47.
(48) De esta manera, se definió la estructura general mostrada en la figura 48, descrita a continuación: inicialmente, se presenta en título de la práctica de laboratorio seguido de los objetivos que se deben alcanzar al finalizar la misma, seguido de la lista de materiales que se requieren para desarrollarla. Luego se presenta el prelaboratorio, que consiste en un trabajo que debe realizarse de manera previa a la sesión practica que se lleva a cabo en el laboratorio. Este trabajo, le permitirá al estudiante realizar comparaciones entre resultados teóricos y resultados experimentales encontrados a lo largo del desarrollo del experimento. El procedimiento está conformado por los diferentes pasos que deben seguirse para observar resultados importantes y alcanzar los objetivos planteados. Este procedimiento requiere la consulta de los datasheets de los diferentes dispositivos empleados, así como el esquema de conexiones para realizar los diferentes montajes a partir de los dos circuitos integrados diseñados. También se presentan algunas tablas para consignar los resultados a lo largo del procedimiento. Estos resultados deben ser mostrados y analizados teóricamente en un informe completo de la práctica que se presenta con posterioridad a la finalización de la misma. Por último, se citan algunas referencias bibliográficas, que servirán como material de consulta acerca de la temática estudiada con los experimentos.. 8.2. MUESTRA PRÁCTICAS REALIZADAS Usando la estructura descrita anteriormente, se realizaron una serie de prácticas académicas de muestra utilizando los circuitos integrados diseñados.. 8.2.1. Caracterización transistores MOS. Practica 1 Caracterización Transistores NMOS. _________________________________ José G. Daza. Universidad de los Andes Electrónica Digital 2010. 48.
(49) 1.0 . 2.0 . 3.0 . . Objetivos A partir de la utilización de modelos SPICE, simular el comportamiento de transistores NMOS para el análisis de sus características. Familiarizar al estudiante con el manejo de herramientas de software que le permitan el diseño y simulación de circuitos microelectrónicos. Caracterizar dispositivos NMOS, en su comportamiento estático y dinámico, con ayuda de instrumentos de laboratorio. Materiales Circuito Integrado 2 (Digital). Prelaboratorio Diseñe un mecanismo que le permita visualizar simultáneamente la curva IDS vs. VDS para diferentes valores de VGS utilizando las herramientas del laboratorio, y simule el diseño con ayuda de SPICE para validar su funcionamiento. Explicar los principales parámetros requeridos para caracterizar un transistor NMOS y la forma de obtención de tales parámetros a partir de las curvas anteriores.. 4.0. Procedimiento. 4.1. Caracterización transistores NMOS 1. Implemente el circuito propuesto durante el prelaboratorio para la caracterización de los transistores. 2. En el osciloscopio deberá visualizar la curva VDS Vs IDS de un transistor simultáneamente para diferentes valores de VGS, generando un resultado similar a la siguiente gráfica:. 49.
(50) Figura 1. Curva característica Id vs. Vds de un MOSFET para diferentes valores de Vgs.. 3. Realice las gráficas de Iout vs. Vout y Iout vs. VccVout. Compare sus resultados con simulaciones realizadas en PSPICE para obtener éstas gráficas. 4. Realice el procedimiento anterior para caracterizar tres de los cuatro dispositivos NMOS aislados contenidos en el circuito integrado digital (CI2). 5. Compare los resultados de cada una de las caracterizaciones. Qué diferencias encuentra entre los transistores? 6. Confronte los valores obtenidos para cada parámetro con la información técnica suministrada en esta guía para cada dispositivo. 7. Analice los resultados y compare con las simulaciones.. 5.0. Esquema de conexiones A continuación se muestran los pines del CI2 correspondientes a cada uno de los transistores incluidos.. 50.
(51) Pin 26 M1 Pin 27 Pin 28. Pin 29 M2 Pin 30 Pin 31. Pin 23 M3 Pin 24 Pin 25. Pin 32 M4 Pin 33 Pin 34. Figura 2. Pines de los transistores aislados dentro de circuito integrado digital.. 6.0. Informe de Resultados 1. Responda las preguntas planteadas en el desarrollo de la práctica. 2. Describa los resultados obtenidos en los pasos del procedimiento, incluyendo las gráficas. 3. Presente simulaciones. 4. Compare las mediciones con las simulaciones.. 7.0. Referencias 1. R. C. Jaeger, Travis N. Blalock. Microelectronic Circuit Design. Third Edition. 2008. 2. A. S. Sedra, Kenneth C. Smith. Circuitos Microelectronicos. Quinta Edición. 2006. 3. Donald Neamen. Electronic Circuit Analysis and Design. Mc.Graw Hill. 2a Edition.. 51.
(52) 8.2.2. Fuentes de corriente (I). Practica 2 Fuentes de Corriente (I) _________________________________ José G. Daza. Universidad de los Andes Electrónica Análoga 2010. 1.0 . 2.0 3.0. Objetivos Estudiar el comportamiento de diferentes tipos de fuentes de corriente. Analizar los requerimientos básicos de las fuentes de corriente como son una alta resistencia de salida e independencia con la alimentación y la temperatura. Observar las diferencias entre los diferentes tipos de fuentes de corriente. Determinar el rango adecuado de operación para los diferentes tipos de fuentes de corriente.. Materiales Circuito Integrado 1 (Analógico) Una resistencia de 1 Ω Una resistencia de 6 Ω Una resistencia de 50 Ω Una resistencia de 100 Ω Una resistencia de 1 kΩ Tres resistencias de 1.8 kΩ Una resistencia de 10 kΩ Una resistencia de 100 kΩ Prelaboratorio 52.
(53) . . Realizar una revisión bibliográfica acerca del funcionamiento de los siguientes tipos de fuentes de corriente: o Espejo de corriente simple simétrico o Espejo de corriente simple asimétrico o Fuente de corriente Wildar Para las fuentes de corriente mostradas en las figuras 1 y 2, hallar el valor de IREF, IOUT y ROUT. Asuma RREF = 1.8 kΩ. Para la fuente de corriente mostrada en la figura 3, hallar el valor de IREF, IOUT y ROUT. Asuma RREF = 1.8 kΩ y RE = 6Ω. Cuál es la función de RE en el circuito de la figura 3?. 4.0. Procedimiento. 4.1. Espejo de corriente simple simétrico 8. Implemente el circuito mostrado en la figura 1 con V2 = 5V. Observe y registre el valor de la corriente IREF: ________ Pin 8 V1. V2. R1 1.8k. 5Vdc. R2 1k Rout. Pin 15 Iref M1. Pin 16 Iout M2. Pin 21. Pin 21. 0. 0. Figura 1. Espejo de corriente simple simétrico. 9. Varíe el voltaje de salida V2 entre 0 y 5V y en cada caso registre el valor de la corriente Iout e Iref y del voltaje Vout (Pin 16). 10. Realice las gráficas de Iout vs. Vout y Iout vs. VccVout. Compare sus resultados con simulaciones realizadas en PSPICE para obtener éstas gráficas. 11. Encuentre la resistencia de salida del circuito a partir de las gráficas experimentales y compare con SPICE. 12. Cambie la resistencia R2 por valores de 10 Ω, 1 kΩ, 10 kΩ y 100 kΩ y en cada caso registre el valor de la corriente Iout e Iref y del voltaje Vout (Pin 16). Analice sus resultados 53.
(54) 13. Cuáles son las características más relevantes de este tipo de fuente de corriente? 4.2. Espejo de corriente simple asimétrico 1.. Implemente el circuito mostrado en la figura 2 con V2 = 5V. Observe y registre el valor de la corriente IREF: ________ Pin 8 V2. V2. R3 1.8k. 5Vdc. R4 1k Rout. Pin 20 Iref M3. Pin 19 Iout M4. Pin 21. Pin 21. 0. 0. Figura 2. Espejo de corriente simple asimétrico. 2. 3. 4. 5.. 6.. 4.3. Varíe el voltaje de salida V2 entre 0 y 5V y en cada caso registre el valor de la corriente Iout e Iref y del voltaje Vout (Pin 19). Realice las gráficas de Iout vs. Vout y Iout vs. VccVout. Compare sus resultados con simulaciones realizadas en PSPICE para obtener éstas gráficas. Encuentre la resistencia de salida del circuito a partir de las gráficas experimentales y compare con SPICE. Cambie la resistencia R4 por valores de 10 Ω, 1 kΩ, 10 kΩ y 100 kΩ y en cada caso registre el valor de la corriente Iout e Iref y del voltaje Vout (Pin 19). Analice sus resultados Cuáles es la diferencia más relevante de este tipo de fuente de corriente en comparación con la anterior? Demuestre teóricamente la justificación de tal diferencia.. Fuente de corriente tipo Wildar 1.. Implemente el circuito mostrado en la figura 3 con V2 = 5V. Observe y registre el valor de la corriente IREF: ________. 54.
(55) Pin 8 V3. V2. R5 1.8k. 5Vdc. R6 1k Rout. Pin 14 Iref M5. Pin 13 Iout M6. Pin 12 R7 6 Pin 21. Pin 21. 0. 0. Figura 3. Fuente de corriente tipo Wildar. 2. 3. 4. 5.. 6.. 5.0. Varíe el voltaje de salida V2 entre 0 y 5V y en cada caso registre el valor de la corriente Iout e Iref y del voltaje Vout (Pin 13). Realice las gráficas de Iout vs. Vout y Iout vs. VccVout. Compare sus resultados con simulaciones realizadas en PSPICE para obtener éstas gráficas. Encuentre la resistencia de salida del circuito a partir de las gráficas experimentales y compare con SPICE. Varíe la resistencia R6 para valores de 10 Ω, 10 kΩ y 100 kΩ y en cada caso registre el valor de la corriente Iout e Iref y del voltaje Vout (Pin 13). Analice sus resultados Cuáles es la diferencia más relevante de este tipo de fuente de corriente en comparación con las anteriores?. Esquema de conexiones En cada figura se indican los pines del circuito integrado analógico (CI1) y su conexión para la implementación de los diferentes circuitos.. 6.0. Informe de Resultados 5. Responda las preguntas planteadas en el desarrollo de la práctica. 6. Describa los resultados obtenidos en los pasos del procedimiento, incluyendo las gráficas. 7. Presente simulaciones. 8. Compare las mediciones con las simulaciones. 55.
(56) 7.0. Referencias 4. R. C. Jaeger, Travis N. Blalock. Microelectronic Circuit Design. Third Edition. 2008. 5. A. S. Sedra, Kenneth C. Smith. Circuitos Microelectronicos. Quinta Edición. 2006.. 8.2.3. Fuentes de corriente (II). Practica 3 Fuentes de Corriente (II) _________________________________ José G. Daza. Universidad de los Andes Electrónica Análoga 2010. 8.0 . Objetivos Estudiar el comportamiento de diferentes tipos de fuentes de corriente. Analizar los requerimientos básicos de las fuentes de corriente como son una alta resistencia de salida e independencia con la alimentación y la temperatura. Observar las diferencias entre los diferentes tipos de fuentes de corriente. Determinar el rango adecuado de operación para los diferentes tipos de fuentes de corriente.. 56.
(57) 9.0 . 10.0 . . Materiales Circuito Integrado 1 (Analógico) Una resistencia de 1,1 kΩ Una resistencia de 1,4 kΩ Un potenciómetro de 10 kΩ. Prelaboratorio Realizar una revisión bibliográfica acerca del funcionamiento de los siguientes tipos de fuentes de corriente: o Fuente de corriente Wilson o Fuente de corriente cascodo Para la fuente de corriente mostrada en las figura 1, hallar el valor de IREF, IOUT y ROUT. Asuma R = 1.4 kΩ. Para la fuente de corriente mostrada en la figura 2, hallar el valor de IREF, IOUT y ROUT. Asuma R = 1.1 kΩ.. 11.0. Procedimiento. 11.1. Fuente de corriente Wilson 14. Implemente el circuito mostrado en la figura 1 con V2 = 5V. Observe y registre el valor de la corriente IREF: ________ V2 Pin 35. Pin 8 R. Pin 22. Vdd. M3. 5Vdc Iref. Iout. M2 Pin 21. M1 Pin 21. 0. 0. Figura 1. Fuente de corriente Wilson. 15. Varíe el voltaje de salida V2 entre 0 y 5V y en cada caso registre el valor de la corriente Iout e Iref. 16. Encuentre experimentalmente la resistencia de salida del circuito y compare con SPICE.. 57.
(58) 17. Coloque una resistencia en el punto V2 y conecte a una fuente de 5V. Varíe dicho valor de resistencia entre 10Ω y 10 kΩ y en cada caso registre el valor de la corriente Iout e Iref. Analice sus resultados 18. Cuáles son las características más relevantes de este tipo de fuente de corriente? 11.2. Fuente de corriente cascodo 1. Implemente el circuito mostrado en la figura 2 con V2 = 5V. Observe y registre el valor de la corriente IREF: ________ V2 Pin 8 R. Pin 17 Vdd. Pin 18. M3. M4. M1. M2. 5Vdc. Iref. Pin 21. Iout. Pin 21. 0. 0. Figura 2. Fuente de corriente cascodo. 2. Varíe el voltaje de salida V2 entre 0 y 5V y en cada caso registre el valor de la corriente Iout e Iref. 3. Encuentre experimentalmente la resistencia de salida del circuito y compare con SPICE. 4. Coloque una resistencia en el punto V2 y conecte a una fuente de 5V. Varíe dicho valor de resistencia entre 10Ω y 10 kΩ y en cada caso registre el valor de la corriente Iout e Iref. Analice sus resultados 5. Cuáles son las características más relevantes de este tipo de fuente de corriente? 6. Qué diferencias encuentra entre estos dos tipos de fuentes de corriente? En qué caso conviene usar cada tipo?. 58.
(59) 12.0. Esquema de conexiones En cada figura se indican los pines del circuito integrado analógico (CI1) y su conexión para la implementación de los diferentes circuitos.. 13.0. Informe de Resultados. 9. Responda las preguntas planteadas en el desarrollo de la práctica. 10. Describa los resultados obtenidos en los pasos del procedimiento, incluyendo las gráficas. 11. Presente simulaciones. 12. Compare las mediciones con las simulaciones.. 14.0. Referencias. 6. R. C. Jaeger, Travis N. Blalock. Microelectronic Circuit Design. Third Edition. 2008. 7. A. S. Sedra, Kenneth C. Smith. Circuitos Microelectronicos. Quinta Edición. 2006.. 59.
(60) 9. FABRICACIÓN DE LOS CIRCUITOS INTEGRADOS La fabricación de los circuitos integrados diseñados será realizada mediante la Empresa norteamericana de fabricación de circuitos integrados MOSIS. MOSIS [3] es un proveedor de prototipos de circuitos VLSI y de volúmenes pequeños de esos circuitos. MOSIS mantiene los precios de sus ofertas a bajos niveles por su modo de operación, usando el poder de los computadores en la mayor parte del trabajo, fue uno de los primeros ejemplos de este tipo de empresas en el comercio. Desde 1981, MOSIS ha fabricado más de 50.000 circuitos integrados para firmas comerciales, agencias del gobierno, laboratorios de investigación y desarrollo e instituciones académicas sobre todo el mundo. Esta empresa tiene un programa especial de fabricación para instituciones académicas El Programa de Educación Mosis (MEP) se compone de dos divisiones: (1) un programa de instrucción, y (2) un programa de investigación. Programa de Instrucción El programa prevé información acerca de la fabricación de los circuitos integrados diseñados por los estudiantes en las clases asociadas con una universidad acreditada. Programa de Investigación El programa apoyo para investigaciones adscritas a las universidades acreditadas como por ejemplo trabajos de tesis, proyectos de investigación y estudios individuales dirigidos. Para el registro de la Universidad de los Andes con MOSIS, ya fue diligenciado y enviado por e-mail al área de soporte, el formulario con toda la información requerida. Se espera tener un resultado exitoso en este proceso y realizar la fabricación de los diseños realizados.. 60.
(61) 10.. CONCLUSIONES. Por tratarse de un diseño realizado a partir de los contenidos temáticos estudiados en la Universidad de los Andes en las asignaturas de electrónica análoga y digital, esto incentiva entre los estudiantes de pregrado el interés por aplicar los conocimientos adquiridos y proponer nuevos dispositivos en el área del diseño microelectrónico. Se actualizaron las prácticas de laboratorio de la Universidad de los Andes mediante la inclusión de nuevos experimentos y dispositivos, teniendo en cuenta importantes instituciones como la Universidad de California en Berkeley y el Centro Nacional de Microelectrónica de Barcelona. Se desarrollaron una serie de prácticas de laboratorio en las cuales se utilizan los circuitos integrados diseñados, introduciendo nuevos experimentos dentro de los laboratorios académicos en la Universidad de los Andes.. 61.
(62) 11.. TRABAJO FUTURO. El tema de diseño de circuitos integrados y su inclusión dentro de los procesos de la enseñanza de la microelectrónica en nuestro continente, tiene tareas pendientes y por lo tanto este trabajo se convierte en un punto de partida para nuevas propuestas y diseños. Por otro lado, como continuación de este trabajo se considera la realización de las siguientes tareas: . . Mejorar la distribución y organización de los dispositivos dentro de cada circuito integrado para optimizar el área utilizada e incluir nuevos bloques. Realizar y oficializar el registro de la Universidad de los Andes con MOSIS para poder fabricar los diseños propuestos. Generar los archivos correspondientes al PADFRAME de cada circuito con el fin de poder llevar a cabo la fabricación.. 62.
(63) REFERENCIAS [1] R. T. Howe. Micro Linear BiCMOS Chip Set for Undergraduated Laboratories in Microelectronic Devices and Circuits. Dept. of Electrical Engineering and Computer Sciences. Articulo. January 2005. [2] E. Farrés, F. Serra-Graells. Chip Educacional CNM97. Centro Nacional de Microelectrónica. Instituto de Microelectrónica de Barcelona. Artículo en desarrollo. Manual. 1997. [3] MOSIS Integrated Circuit Fabrication Service. http://www.mosis.com/. [Online]. Available:. [4] R. J. Baker. CMOS: Circuit Design, Layout and Simulation. IEEE Press Series on Microelectronic Systems. Second Edition. Vol 1. 2005. [5] R. J. Baker. CMOS: Circuit Design, Layout and Simulation. IEEE Press Series on Microelectronic Systems. Second Edition. Vol 2. 2005. [6] R. C. Jaeger, Travis N. Blalock. Microelectronic Circuit Design. Third Edition. 2008. [7] A. S. Sedra, Kenneth C. Smith. Circuitos Microelectronicos. Quinta Edición. 2006. [8] L. A. Glasser. SPICE. Microsystems Program Office. Massachusetts Institute of Technology. Cambridge Massachusetts. March 1982.. 63.
(64)
Documento similar
