Permitir al alumno gestionar adecuadamente el hardware y el software de un sistema de cómputo.

Universidad Cat´ olica San Pablo Facultad de Ingenier´ıa y Computaci´ on

Escuela Profesional de Ciencia de la Computaci´ on

SILABO

CS220T. Arquitectura de Computadores (Obligatorio)

2010-1

1. DATOS GENERALES

1.1 CARRERA PROFESIONAL : Ciencia de la Computaci´ on

1.2 ASIGNATURA : CS220T. Arquitectura de Computadores 1.3 SEMESTRE ACAD´ EMICO : 3

Semestre.

1.4 PREREQUISITO(S) : CS106. Estructuras Discretas II. (2

Sem)

1.5 CAR ´ ACTER : Obligatorio

1.6 HORAS : 2 HT; 2 HL;

1.7 CR ´ EDITOS : 3

2. DOCENTE

3. FUNDAMENTACI ´ ON DEL CURSO

El conocimiento de la estructura y funcionamiento de un sistema de c´ omputo sobre el cual gira el entorno de progra- maci´ on. Con ello se establece los l´ımites de las aplicaciones que se desarrollen en la plataforma adecuada.

Permite dotar al alumno de conceptos para la evaluaci´ on de los rendimientos de las distintas configuraciones de equipos y su mantenimiento.

4. SUMILLA

1. AR/L´ ogica Digital y Representaci´ on de Datos.2. AR/Arquitectura y Organizaci´ on de Compu- tadores.3. AR/Arquitectura de Memoria.4. AR/Interfases y Estrategias de I/O.5. AR/Organizaci´ on Funcional.6. AR/Multiprocesamiento.7. AR/Mejoras de Desempe˜ no.8. AR/Arquitecturas Distribui- das.9. AR/Dispositivos.10. AR/Tendencias en Computaci´ on.

5. OBJETIVO GENERAL

Permitir al alumno gestionar adecuadamente el hardware y el software de un sistema de c´ omputo.

Garantizar el buen desempe˜ no y la eficiencia de la futura codificaci´ on.

6. CONTRIBUCI ´ ON A LA FORMACI ´ ON PROFESIONAL Y FORMACI ´ ON GENERAL Esta disciplina contribuye al logro de los siguientes resultados de la carrera:

b) Analizar problemas e identificar y definir los requerimientos computacionales apropiados para su soluci´ on. [Nivel

Bloom: 4]

UNIDAD 1: AR/L´ ogica Digital y Representaci´ on de Datos.(4 horas) Nivel Bloom: 4

OBJETIVO GENERAL CONTENIDO

Dise˜ nar un circuito simple usando los bloques de construcci´ on fundamentales.

Apreciar el efecto de las operaciones AND, OR, NOT y XOR en datos binarios.

Entender como n´ umeros, texto, im´ agenes y sonido pueden ser representados en forma digital y discutir las limitaciones en cada representaci´ on.

Entender los errores debido a los efectos de redondeo y como su propagaci´ on afecta la precisi´ on de c´ alculos encadenados.

Apreciar como los datos pueden ser comprimidos pa- ra reducir los requerimientos de almacenamiento in- cluyendo el concepto de p´ erdida de informaci´ on de- bido a la compresi´ on.

Introducci´ on a la l´ ogica digital (compuertas l´ ogicas, flip-flops, circuitos).

Expresiones l´ ogicas y expresiones booleanas.

Representaci´ on datos num´ ericos.

Aritm´ etica con signo y sin signo.

Rango, precisi´ on y errores en aritm´ etica de punto flotante.

Representaci´ on de texto, audio e im´ agenes.

Compresi´ on de datos.

Lecturas: [Mano, 1992], [Brey, 2005]

2

UNIDAD 2: AR/Arquitectura y Organizaci´ on de Computadores.(8 horas) Nivel Bloom: 3

OBJETIVO GENERAL CONTENIDO

Describir el progreso de las computadoras desde los tubos de vacio hasta la Very Large Scale Integration (VLSI).

Apreciar el conjunto de instrucciones de la arqui- tectura, Industry Standard Architecture (ISA) y la naturaleza de instrucciones a nivel de m´ aquina en t´ erminos de su funcionalidad y uso de recursos (re- gistros y memoria).

Entender la relacion entre el conjunto de instruccio- nes de arquitectura, microarquitectura y arquitectu- ra del sistema asi como sus roles en el desarrollo de la computadora.

Prestar atenci´ on a las varias clases de instrucciones:

movimiento de datos, aritm´ etica, l´ ogica y control de flujo.

Apreciar la diferencia entre ISAs registro-a-memoria e ISAs de carga/almacenamiento.

Apreciar como las operaciones condicionales est´ an implemenentadas a nivel de m´ aquina.

Entender la forma en la cual se ejecuta el llamado y retorno de subrutinas.

Apreciar como la falta de recursos en Proveedores de Servicios de Internet (Internet Service Providers- ISP) tiene un impacto en los lenguajes de alto nivel y en el dise˜ no de compiladores.

Entender como, a nivel de lenguaje emsamblador, los par´ ametros son pasados a las subrutinas y como se crea y accesa un ambiente de trabajo local.

Visi´ on panor´ amica de ls historia de las computadoras digitales.

Introducci´ on al conjunto de instrucciones de la ar- quitectura, microarquitectura y arquitectura del sis- tema.

Arquitectura del procesador, tipos de instrucci´ on, conjuntos de registros y modos de direccionamien- to.

Estructuras del procesador, memoria a registros y arquitecturas de carga/almacenamiento.

Secuencias de instrucciones, flujos de control, llama- das a subrutinas y mecanismos de retorno.

Estructura de programas a nivel de m´ aquina.

Limitaciones de arquitecturas de bajo nivel.

Soporte de arquitecturas de bajo nivel para lenguajes de alto nivel.

Lecturas: [Mano, 1992], [Brey, 2005]

UNIDAD 3: AR/Arquitectura de Memoria.(6 horas) Nivel Bloom: 3

OBJETIVO GENERAL CONTENIDO

Identificar los tipos principales de la tecnolog´ıa de memoria.

Apreciar la necesidad de est´ andares de almacena- miento para mecanismos complejos de almacena- miento de datos tales como un DVD.

Entender porque la jerarqu´ıa de memorias es nece- saria para reducir la latencia efectiva de la memoria.

Apreciar que la mayor´ıa de datos en el bus de me- moria de debe a a tr´ afico de recarga en la memoria cache.

Describir las varias formas de organizar la memoria cache y apreciar el punto de equilibrio entre costo y desempe˜ no para cada configuraci´ on.

Apreciar la necesidad de la coherencia de la memoria cache en sistemas de m´ ultiples procesadores.

Sistemas de almacenamiento y su tecnolog´ıa (semi- conductores, magn´ eticos).

Est´ andares de almacenamiento (CD-ROM, DVD, Blue-Ray).

Jerarqu´ıa de memoria, latencia y rendimiento (th- roughput).

Memorias cache, principios de su operaci´ on, pol´ıticas de reemplazo, cache multinivel.

Lecturas: [Norton, 1988], [Mano, 1992], [Brey, 2005]

UNIDAD 4: AR/Interfases y Estrategias de I/O.(6 horas) Nivel Bloom: 3

OBJETIVO GENERAL CONTENIDO

Apreciar la necesidad de comunicaciones open-loop y closed-loop y el uso de buffer para el control de flujo de datos.

Explicar como las interrupciones son utilizadas pa- ra implementar controles de I/I y transferencia de datos.

Identificar varios tipos de buses en un sistema de computadoras y entender como los dispositivos com- piten y ganan el acceso al bus.

Prestar atenci´ on al progreso de la tecnolog´ıa de buses y entender las caracter´ısticas y el desempe˜ no de un cojunto de buses modernos (seriales y paralelos).

Fundamentos de entrada y salida: protocolos de ini- cio de comunicaci´ on (handshaking) y buffering.

Mecanismos de interrupci´ on: en forma de vector y con prioridades, notificaci´ on de interrupci´ on.

Buses: protocolos de buses, arbitraje, Acceso directo a memoria (DMA).

Buses modernos: Peripheral Component Interconnect Express (PCIe), USB, Hypertransport.

Lecturas: [Brey, 2005]

4

UNIDAD 5: AR/Organizaci´ on Funcional.(6 horas) Nivel Bloom: 4

OBJETIVO GENERAL CONTENIDO

Revisar el uso de lenguajes de transferencias de re- gistros para describir operaciones internas de un computador.

Entender como una unidad de control de CPU inter- preta una instrucci´ on a nivel de m´ aquina de forma directa o como un microprograma.

Apreciar como el desempe˜ no de un procesador puede mejorar a trav´ es de la sobreposici´ on de intrucciones simultaneamente.

Entender la diferencia entre el desempe˜ no del proce- sador y desempe˜ no del sistema (ej. los efectos de la memoria del sistema y desempe˜ no global de buses y software).

Apreciar como arquitecturas superescalares utilizan unidades aritm´ eticas m´ ultiples para ejecutar m´ as de una instrucci´ on por ciclo de reloj..

Entender como el desempe˜ no de una computadora es medido en t´ erminos de Millones de Instruciones por Segundo (Million of Instrucctions Per Second – MIPS) o como un promedio de un conjunto de pruebas con n´ umeros con punto flotante y enteros (SPECmarks) as´ı como sus limitaciones para ambas medidas.

Apreciar la relaci´ on entre disipaci´ on de calor y desempe˜ no de computadoras y la necesidad de mini- mizar el consumo de energia en aplicaciones m´ oviles.

Revisi´ on de lenguajes de transferencia de registro, para describir las operaciones internas en un compu- tador.

Micro arquitecturas estructuradas y microprograma- das.

Pipelining de instrucciones y paralelismo a nivel de instrucciones (Instruction-Level Parallelism) . Visi´ on general de arquitecturas super escalares.

Desempe˜ no de procesador y del sistema.

Desempe˜ no: sus medidas y limitaciones.

El significado de la disipaci´ on de calor y sus efectos en estructuras de computadores.

Lecturas: [Mano, 1992]

UNIDAD 6: AR/Multiprocesamiento.(4 horas) Nivel Bloom: 4

OBJETIVO GENERAL CONTENIDO

Discutir el concepto de procesamiento paralelo y la relaci´ on entre paralelismo y desempe˜ no.

Apreciar que los tipos de datos multimedia (ej. audio y datos visuales de 8/16 bits) pueden ser procesados en paralelo en registros de 64 bits para mejorar el desempe˜ no.

Entender como el desempe˜ no puede ser mejorado in- corporando m´ ultiples procesadores en un ´ unico chip.

Apreciar la necesidad de expresar algoritmos en una forma que permita la ejecuci´ on en procesadores pa- ralelos.

Entender como los procesadores gr´ aficos de prop´ osito especial (GPUs) pueden acelerar el desempe˜ no de aplicaciones gr´ aficas.

Entender la organizaci´ on de estructuras computacio- nales que puedan ser electronicamente configuradas y reconfiguradas.

La ley de Amdahl.

Procesamiento en vectores peque˜ nos (operaciones multimedia).

Procesadores Multin´ ucleos y Multihebras.

La taxonom´ıa de Flynn: Estructuras multiprocesa- dor y arquitecturas.

Sistemas de programaci´ on de m´ ultiples procesadores.

GPU y procesadores gr´ aficos de prop´ osito especial.

Introducci´ on a la l´ ogica reconfigurable y procesado- res de prop´ osito especial.

Lecturas: [Brey, 2005]

UNIDAD 7: AR/Mejoras de Desempe˜ no.(2 horas) Nivel Bloom: 3

OBJETIVO GENERAL CONTENIDO

Explicar el concepto de predicci´ on de ramificaci´ on y su uso en la mejora del desempe˜ no m´ aquinas en paralelas.

Entender como la ejecuci´ on especulativa puede me- jorar el desempe˜ no.

Proveer una descripci´ on detallada de arquitecturas super escalares y la necesidad de asegurar la correc- titud del programa cuando se ejecutan instrucciones fallidas (out-of-order).

Explicar la ejecuci´ on especulativa e identificar las condiciones que la justifican.

Discutir las ventajas en el desempe˜ no que las mul- tihebras pueden ofrecer junto con los factores que dificultan obtener el m´ aximo beneficio de esta estra- tegia.

Apreciar la naturaleza de las arquitecturas VLIW y EPIC y su diferencia entre ellas asi como entre procesadores superescalares.

Entender como un procesador reordena cargas y des- cargas de memoria para incrementar su desempe˜ no.

Predicci´ on de bifurcaci´ on.

Ejecuci´ on especulativa.

Arquitectura superescalar.

Ejecuci´ on fallida (Out-of-order).

Multi-hebras.

Escalabilidad.

Introducci´ on a las arquitecturas Very Long Instruc- tion Word (VLIW) y Explicitly-Parallel Instruction Computer (EPIC).

Prioridad de acceso a memoria.

Lecturas: [Brey, 2005]

6

UNIDAD 8: AR/Arquitecturas Distribuidas.(2 horas) Nivel Bloom: 3

OBJETIVO GENERAL CONTENIDO

Explicar los componentes b´ asicos de sistemas de re- des y diferenciar entre LANs y WANs.

Discutir asuntos de arquitecturales involucrados en el dise˜ no de protocolos de red por capas.

Explicar en qu´ e se diferencian las arquitecturas de redes y de sistemas distribuidos.

Apreciar los requerimientos especiales de la compu- taci´ on inal´ ambrica.

Entender la diferencia entre los roles de la capa f´ısica y la capa de enlace de datos y apreciar como inper- fecciones en la capa f´ısica son manejadas en la capa de enlace de datos.

Describir tecnolog´ıas emergentes y el ´ area de compu- taci´ on centradas en redes as´ı como evaluar las capa- cidades y limitaciones actuales y su potencial a corto plazo.

Entender como la capa de redes puede detectar y corregir errores.

Introducci´ on a LANs y WANs y la historia de las redes y de la Internet.

Dise˜ no de protocolos por capas, est´ andares de redes.

Computaci´ on en redes y multimedia distribuida.

Computaci´ on m´ ovil e inal´ ambrica.

Streams and datagramas.

Conceptos de redes en la capa f´ısica.

Conceptos en la capa de enlace de datos (framing, control de errores, control de flujos, protocolos).

Conexi´ on entre redes y ruteo (algoritmos de ruteo y control de congesti´ on).

Servicios de la capa de transporte (establecimiento de conexi´ on y asuntos de desempe˜ no).

Lecturas: [Brey, 2005]

UNIDAD 9: AR/Dispositivos.(2 horas) Nivel Bloom: 3

OBJETIVO GENERAL CONTENIDO

Entender como cantidades anal´ ogicas, como la pre- si´ on, pueden ser representadas en forma digital y co- mo el uso de representaciones finitas lleva a errores de cuantificaci´ on.

Apreciar la necesidad de est´ andares multimedia y es- tar preparado para explicar, en lenguaje no t´ ecnico, que es lo que busca el est´ andar.

Entender como se˜ nales multimedia usualmente de- ben ser comprimidos para convservar el ancho de banda usando codificaci´ on con p´ erdida (lossless or lossy).

Discutir el dise˜ no, construcci´ on y principios operati- vos de sensores de voltaje en un conductor el´ ectrico (Hall-effect) y medidores de tensi´ on (strain gauges).

Apreciar como operan los dispositivos de entrada t´ı- picos.

Entender los principios de operaci´ on y desempe˜ no de varios dispositivos visuales displays.

Estudiar la operaci´ on de dispositivos basados en computadoras de alto desempe˜ no tales como c´ ama- ras digitales.

Representaci´ on digital de valores anal´ ogicos- cuantificaci´ on y muestreo.

Sonido y audio, imagenes y gr´ aficos, animaci´ on y vi- deo multimedia.

Est´ andares multimedia: audio, m´ usica, gr´ aficos, ima- gen, telefon´ıa, video, TV.

Sensores de entrada: temperatura, presi´ on, posici´ on y movimiento.

Dispositivos de entrada: rat´ on, teclado (texto y mu- sical), escaners, touch screens, de voz.

Dispositivos de salida: visuales displays e impresoras.

Codificaci´ on y decodificaci´ on de sistemas multimedia incluyendo compresi´ on y descompresi´ on.

Ejemplos de sistemas basados en computadores: Glo- bal Positioning System (GPS), MPEG-1 Audio Layer 3 (MP3), c´ amaras digitales.

Lecturas: [Brey, 2005]

UNIDAD 10: AR/Tendencias en Computaci´ on.(2 horas) Nivel Bloom: 2

OBJETIVO GENERAL CONTENIDO

Apreciar la base f´ısica fundamental de la compu- taci´ on moderna.

Entender como las propiedades f´ısicas de la materia imponen limitaciones a la tecnolog´ıa de computado- res.

Apreciar como la naturaleza cu´ antica de la materia puede ser explotada para permitir paralelismo masi- vo.

Apreciar como la luz puede ser usada para realizar ciertos tipos de c´ alculo.

Entender como las propiedades de mol´ eculas com- plejas pueden ser explotadas por computadoras or- g´ anicas.

Entender las tendencias en el dise˜ no de memorias tales como Ovonic Unified Memories (OUM) y me- morias ferromagn´ eticas.

Tecnolog´ıa de semiconductores y la ley de Moore.

Limitaciones de la tecnolog´ıa de semiconductores.

Computaci´ on cu´ antica.

Computaci´ on ´ optica.

Computaci´ on Molecular (Biol´ ogica).

Nuevas tecnolog´ıas de memorias.

Lecturas: [Brey, 2005]

8

8. METODOLOG´IA

El profesor del curso presentar´ a clases te´ oricas de los temas se˜ nalados en el programa propiciando la intervenci´ on de los alumnos.

El profesor del curso presentar´ a demostraciones para fundamentar clases te´ oricas.

El profesor y los alumnos realizar´ an pr´ acticas

Los alumnos deber´ an asistir a clase habiendo le´ıdo lo que el profesor va a presentar. De esta manera se facilitar´ a la comprensi´ on y los estudiantes estar´ an en mejores condiciones de hacer consultas en clase.

9. EVALUACIONES

Evaluaci´ on Permanente 1 : 20 % Examen Parcial : 30 %

Evaluaci´ on Permanente 2 : 20 % Examen Final : 30 %

Referencias

[Brey, 2005] Brey, B. B. (2005). The Intel Microprocessors: 8086/8088, 80186, 80286, 80386, 80486, Pentium, Pentium Pro, and Pentium II, Pentium III, Pentium 4. Prentice-Hall, 7th edition.

[Mano, 1992] Mano, M. M. (1992). Computer System Architecture. Prentice Hall, 3rd edition.

[Norton, 1988] Norton, P. (1988). Peter Norton’s Assembly Language Book for the IBM PC. Peter Norton Foundation

Series. Brady Publishing. 0136624537.