Introducción a la fabricación de Circuitos Integrados

(1)

1 Pablo Alvarado

Introducción a la Fabricación de Circuitos Integrados

Introducción a la fabricación de

Circuitos Integrados

Cartago, Costa Rica Octubre, 2006

Dr. Pablo Alvarado

Escuela de Ingeniería Electrónica

Instituto Tecnológico de Costa Rica

Laboratorio de Elementos Activos

Adaptado de:

(2)

2 Pablo Alvarado

Contenido

Historia

Proceso de Fabricación

Magic

IETIX

Resumen

(3)

3 Pablo Alvarado

1883 Thomas Edison (“Efecto Edison”)

Experimentando con bombillos, Edison encontró que en el vacío una corriente puede fluir del filamento luminoso a una placa de metal polarizada positivamente pero no a una

polarizada negativamente

1904 John Ambrose Fleming (“Diodo Fleming”)

R

Reconoce impacto del descubrimiento de Edison, y demuestra la rectificación de señales CA.

1906 Lee de Forest (“Triodo”)

Añade una rejilla al diodo de Fleming lo que permite “amplificar” señales.

Los tubos al vacío continúan su evolución

Dominan industria de radio y TV hasta los 60s, y representan la “génesis” de la industria electrónica actual. Son sin

embargo frágiles, relativamente grandes, consumen mucha potencia y tienen altos costos de producción.

Historia

Audion (Triodo)

(4)

4 Pablo Alvarado

1940 Russel Ohl (Union PN junction)

La union PN es desarrollada en los Laboratorios Bell.

1945

1945 Labs. Bell establece grupo para desarrollar alternativa de tubos al vacío. El grupo lo lidera William Shockley.

1947 Bardeen and Brattain (Transistor)

Se crea el primer circuito amplificador de estado sólido utilizando un transistor de contacto puntual (Ge)

1950 William Shockley (Transistor de juntura)

Más fácil de producir que el transistor de contacto puntual.

1952 fabricación de silicio monocristalino

1954 primer transistor comercial de silicio

1954 primer transistor comercial de silicio Texas Instruments

1954 Primer radio de transistores (Regency TR-1)

1954 Primer radio de transistores (Regency TR-1) 4 transistores de Texas Instruments

1955 Primer transistor de efecto de campo

1955 Primer transistor de efecto de campo Laboratorios Bell

Historia (2)

Primer transistor de contacto puntual (germanio)

1947, John Bardeen y Walter Brattain

(5)

5 Pablo Alvarado

1952 Geoffrey W. A. Dummer (concepto de CI)

En 1952 se publicó el concepto y en 1956 se hizo un intento

1954 Desarrollo de proceso de enmascaramiento del óxido

1954 Desarrollo de proceso de enmascaramiento del óxido Proceso incluye oxidación, foto-enmascaramiento, corrosión y difusión

1958 Jack Kilby (Circuito Integrado)

1958 Jack Kilby (Circuito Integrado) Oscilador con 5 componentes

1959 Invento de tecnología planar

Esta tecnología se usa aún en la actualidad

1960 Primer MOSFET fabricado

1960 Primer MOSFET fabricado En los Labs. Bell, por Kahng

1961 Primer Circuito Integrado comercial

1961 Primer Circuito Integrado comercial Fairchild and Texas Instruments

1962 Invento de TTL

1963 Primer Circuito Integrado PMOS producido por RCA

1963 CMOS inventado

Historia (3)

Primer circuito integrado (Ge) 1958 Jack S. Kilby,

Texas Instruments 5 componentes entre transistores, resistencias y condensadores

(6)

6 Pablo Alvarado

1971 Primer microprocesador

1971 Primer microprocesador Intel produce el 4004 (primer microprocesador de 4 bits)

Conjunto de 3 chips encapsulados en DIP de 16 pines

Circuito Integrado de 2 kbit ROM Circuito Integrado de 320 bit RAM Procesador:

Proceso PMOS de compuertas en Si, 10 µm ~2300 transistores

Velocidad de reloj: 108 kHz

Tamaño del dado de silicio: 13,5 mm2

Historia (4)

(7)

7 Pablo Alvarado

1982 Intel 80286

Proceso CMOS de compuertas en Si, 1,5 µm 1 capa de polisilicio

2 capas metalicas 134 000 transistores

Velocidad de reloj 6 a 12 MHz Tamaño del dado 68,7 mm2

Historia (5)

(8)

8 Pablo Alvarado

2000 Pentium 4

Proceso CMOS de compuertas en Si, 0,18µm 1 capa de polisilicio

6 capas metálicas

Fabricación: 21 capas / máscaras 42 millones de transistores

Reloj: 1,400 to 1,500 MHz Tamaño del dado: 224 mm2

Historia (6)

(9)

9 Pablo Alvarado

Historia (7)

Historia de los microprocesadores de Intel

(Tomado de http://www.intel.com/pressroom/kits/quickreffam.htm)

Año

Chip

L

Transistores

1971

4004

10µm

2,3k

1974

8080

6µm

6k

1976

8088

3µm

29k

1982

80286

1,5µm

134k

1985

80386

1,5µm

275k

1989

80486

0,8µm

1,2M

1993

Pentium

0,8µm

3,1M

1995

Pentium Pro

0,6µm

15,5M

1999

Mobile PII

0,25µm

27,4M

2000

Pentium 4

0,18µm

42M

2002 Pentium 4 (N) 0,13µm

55M

2005 Pentium 4 (EE) 90nm

169M

(10)

10 Pablo Alvarado

Ley de Moore

En 1965 Gordon Moore

(entonces en Fairchild Corp.)

notó que:

“La complejidad de

integración se duplica cada

3 años”

Esta afirmación se conoce

comúnmente como la “Ley

de Moore”

Ha resultado “correcta”

hasta este momento

¿Qué motiva este ritmo de

desarrollo en tecnologías de

integración?

¿El deseo de superación y

motivación de las personas

involucradas con tecnología?

y / o ¿es una motivación

económica la mayor

directriz?

Ventas de la industria de

semiconductores:

1962, > $1000 Millones

1978, > $10 000 Millones

1994, > $100 000 Millones

(11)

11 Pablo Alvarado

Motivador: Economía

Tradicionalmente, el costo por función en un CI se

reduce de un 25% a un 30% por año.

–

Esto le permite al mercado de la electrónica a crecer

un 15% por año

Para lograrlo, el número de funciones por CI debe

crecer, lo que requiere:

Incremento del número de transistores

incremento de la funcionalidad

Incremento de la velocidad de reloj

más operaciones por unidad de tiempo = incremento de la funcionalidad

Disminución del tamaño de características

si se mantiene el área se mantiene el precio mejora en el desempeño

(12)

12 Pablo Alvarado

Motivador: Economía (2)

Incremento de la productividad

Incremento del desempeño del maquinaria de producción Incremento en la producción (yield)

Incremento en el número de chips en una oblea de silicio (wafer):

reducción del área de un chip:

− menor tamaño de características smaller y rediseño

Uso del mayor tamaño de oblea disponible

Ejemplo de un producto efectivo en costo

(tipicamente DRAM): el área en el CI se reduce en

un 50% cada 3 años y en un 35% cada 6 años.

(13)

13 Pablo Alvarado

¿Hay un límite?

Fábrica con gran volumen de producción

Capacidad total: 40 000 obleas iniciadas por mes (Wafer Starts Per Month, WSPM) (180 nm)

Inversión total capital: $2700 Millones

Maquinaria y equipo de producción: 80% Servicios, Facilidades: 15%

Sistemas de manejo de materiales: 3% Información y control de fábrica: 2%

Ingresos mundiales del mercado mundial de semiconductores en

el 2000: ~$180 000 Millones

Tasa de crecimiento del mercado de semiconductores ~15% / año Tasa de crecimiento de mercado de equipo: ~19.4% / año

Al 2010 los costos para equipo excederán el 30% de los ingresos del mercado de semiconductores!

Limitaciones tecnológicas (tamaño de las estructuras,

velocidades de transmisión, etc.)

(14)

14 Pablo Alvarado

Fabricación de un

Circuito Integrado

(15)

Paulo Moreira Introduction 15

Inversor CMOS

1

0 Y

A

V

DD

A

Y

GND

A

Y

(16)

Transistor n-MOS

• 4 terminales: compuerta, surtidor, drenador

y sustrato

• Compuerta – oxido – sustrato conforman un

condensador

–

Compuerta y sustrato son conductores

–

SiO

₂

(oxido) es un excelente aislador

–

Se denomina condensador MOS, aún cuando la compuerta

no es metálica

n+ p Gate Source Drain bulk Si SiO2 Polysilicon n+

(17)

Transistor p-MOS

• Similar, pero dopado y tensiones invertidas

–

Sustrato conectado a V

_DD

–

Compuerta en bajo: transistor encendido

–

Compuerta en alto: transistor apagado

–

Círculo en la compuerta denota comportamiento

invertido

SiO2 n Gate Source Drain bulk Si Polysilicon p+ p+

(18)

Sección transversal del inversor

• Usualmente se utiliza un sustrato de tipo p

para los transistores n-MOS

• Se requiere un „pozo“ n para los

transistores tipo p-MOS

n+ p substrate p+ n well A Y GND _V DD n+ p+ SiO₂ n+ diffusion p+ diffusion polysilicon metal1 nMOS transistor pMOS transistor

(19)

Conección a pozos y sustratos

• Sustrato debe ser conectado a GND y pozo n a V

_DD

• La conexión entre metal y un semiconductor

levemente dopado forma una conexión eléctrica

deficiente (en realidad, un diodo Shottky).

• Se utiliza entonces para la conexión contactos

fuertemente dopados

n+ p substrate p+ n well A Y GND _V DD n+ p+

substrate tap well tap

(20)

Máscaras del inversor

• Transistores y conecciones se definen a través de

máscaras

• La sección transversal se tomó en la línea punteada

GND V_DD

Y A

substrate tap well tap

(21)

Vistas detalladas de las máscaras

• Seis máscaras

–

n-well

–

Polysilicon

–

n+ diffusion

–

p+ diffusion

–

Contact

–

Metal

Metal Polysilicon Contact n+ Diffusion p+ Diffusion n well

(22)

Pasos de fabricación

• Inicio con una oblea „en blanco“

• Construir inversor de abajo hacia arriba

• Primer paso: formar el pozo n (n-well)

–

Cubrir la oblea con una capa protectora de óxido de silicio

(SiO

₂

)

–

Eliminar capa en el sitio donde debe construirse el pozo n

–

Implantar o difundir dopantes n en la oblea expuesta

–

Eliminar SiO

₂

(23)

Oxidación

• Producir SiO

₂

en la parte superior de la oblea

–

900°C – 1200°C con H

₂

O o O

₂

en horno de oxidación

p substrate

(24)

Photoresist

• El Photoresist es un polímero orgánico sensitivo a la

luz.

• Se suaviza en los sitios expuestos a la luz

p substrate

SiO₂

(25)

Litografía

• Exponer photoresist a través de la máscara del pozo

n

• Eliminar photoresist expuesto

p substrate

SiO₂

(26)

Decapado (etch)

• Decapar el óxido con ácido hidrofluórico (HF)

• Solo solo se ataca al óxido donde el resist ha sido

expuesto

p substrate

SiO₂

(27)

Eliminar Photoresist

• Eliminar el fotoresist remanente

–

Se utiliza una mezcla de ácidos denominado “decapado

piraña”

• Esto es necesiario para que el resist no se deshaga

en los próximos pasos

p substrate

(28)

Pozo n (n-well)

• Pozo n se forma por difusión o por implantación de

iones

• Difusion

–

Colocar la oblea en horno con arsénico gaseoso

–

Calentar hasta que los átomos de As se difunden

en el Si expuesto

• Implantación de iones

–

Se dispara a la oblea con un rayo de iones de As

–

Los iones bloqueados por el SiO

₂

, solo entran al Si

expuesto

n well

(29)

Eliminar óxido

• Eliminar óxido remanente utilizando HF (ácido

hidrofluórico)

• Estamos de vuela con una oblea „en blanco“ con un

pozo n

• Los pasos siguientes involucran pasos similares

p substrate

(30)

Polisilicio

• Depositar capa delgada de óxido para compuertas

–

< 20 Å (6-7 capas atómicas)

• Deposición química de vapor (Chemical Vapor

Deposition, CVD) de una capa de silicio

–

Colocar oblea en horno con gas silano (SiH

₄

)

–

Forma muchos cristales pequeños denominados polisilicio

–

Fuertemente dopado para que sea buen conductor

Thin gate oxide Polysilicon

(31)

Conformación del Polisilicio

• Usa mismo proceso litográfico anterior para dar

forma al polisilicio

Polysilicon

p substrate

Thin gate oxide Polysilicon

(32)

Proceso autoalineado

• Utilizar óxido y máscaras para exponer los sitios

donde los dopantes n+ deberán ser difundidos o

implantados

• La difusión n forma la fuente y drenador del

transistor n-MOS y el contacto con el pozo n

(33)

Difusión n

• Dar forma al óxido y conformar las regiones n+

• Proceso auto-alineado

donde la compuerta bloquea

la difusión

• Polisilicion es mejor que el metal para las

compuertas autoalineadas porque no se deshace en

procesos posteriores

p substrate n well

(34)

Difusión n (2)

• Históricamente los dopantes eran difundidos

• En la actualidad se usa implantación de iones

• A pesar de eso a las regiones se les denomina

„difusión“

n well p substrate

n+

(35)

Difusión n (3)

• Eliminar óxido para terminar la conformación.

n well p substrate

n+

(36)

Difusión P

• Serie similar de pasos se utiliza para conformar las

regiones de difusión p+, usadas en fuente y

drenador del transistor p-MOS y en el contacto del

sustrato

p+ Diffusion p substrate n well n+ n+ p+ p+ n+ p+

(37)

Contactos

• Ahora deben interconectarse los dispositivos

• Se cubre al chip con una capa gruesa de óxido

• Se decapa el óxido donde los cortes para contactos

se requieran

p substrate

Thick field oxide

n well n+

n+ p+ p+ n+

p+

(38)

Metalización

• Depositar aluminio sobre toda la oblea

• Conformar para remover exceso de metal, dejando

solo las conexiones

p substrate

Metal

Thick field oxide

n well n+

n+ p+ p+ n+

p+

(39)

Layout

• Chips se especifican con un conjunto de máscaras

• Las dimensiones mínimas de las máscaras

determinan el tamaño del transitor (e

indirectamente velocidad, costo y potencia)

• Tamaño característico

f

= distancia entre drenador

y surtidor

–

Dado por el ancho mínimo del polisilicio

• Tamaño característico se mejora un 30% cada 3

años aproximadamente

(40)

Reglas de diseño simplificadas

(41)

41 Pablo Alvarado

Niveles de abstracción

en el Diseño VLSI

System Specification System Functional Module Gate Circuit Device S G D + L e ve l o f A b s tr act io n Low High

N

iv

el

d

e

A

bs

tr

ac

ci

ón

Alto Bajo

Especificación del sistema

Sistema

Módulo funcional

Compuerta

Circuito

(42)

42 Pablo Alvarado

Dominios de Descripción

de Diseño VLSI

Dominio Comportamental

Dominio Estructural

Dominio Físico

Instrucciones Subrutinas Aplicaciones Sistemas Operativos Programas arquitectural Procesador RISC Transistores

Sumadores, compuertas, registros

circuital RTL, lógico

Niveles de abstracción

Módulos Celdas Transistores Chips Tarjetas

(43)

43 Pablo Alvarado

El flujo de diseño “analógico”

Especificación Ingreso del

Diseño Simulación del Pre-layout Layout ●Velocidad ●Potencia ●Ancho de Banda ●Área ... ●Crear esque-mático ● Dimensiona-miento de dis-positivos ●Simulación del circuito ●Rediseño ●Distribución ●Ubicación ●Enrutamiento

(44)

44 Pablo Alvarado

Flujo de diseño (2)

Verificación Extracción del

Diseño Extracción de Elementos Parásitos Simulación del Post-layout ●Comprobación de reglas de diseño ●Comprobación de reglas eléctricas ●Extracción ●Layout vs Esquemático ●Extracción de elementos parásitos ●Simulación del circuito ●Rediseño

(45)

45 Pablo Alvarado