• No se han encontrado resultados

MARCA: SIN MARCA MODELO: SIN MODELO

N/A
N/A
Protected

Academic year: 2021

Share "MARCA: SIN MARCA MODELO: SIN MODELO"

Copied!
7
0
0

Texto completo

(1)
(2)

TARJETA FPGA VARITEK 20

EL MÓDULO VARITEK 20 DISPONE DEL ULTIMO MODELO DE FPGA PARA APLICACIONES DE PROCESAMIENTO DIGITAL CON CAPACIDAD DE PROCESAMIENTO DE 6 NS, 250,000 PUERTAS CON UNA EQUIVALENCIA DE 5,508 CELDAS, 26KB DE MEMORIA EN BLOQUE, 38KB DE MEMORIA DISTRIBUIDA, 12 MULTIPLICADORES

DEDICADOS, 4 UNIDADES DE CONTROL DE RELOJ DCM Y 158 ENTRADAS/SALIDAS IO DE USUARIO Y 32 IOS

DIFERENCIALES, SOPORTA CONEXIÓN DE PCI DE 66 MHZ Y DOBLE TAZA DE TRASMISIÓN DE DATOS PARA

CONEXIÓN A MEMORIAS DDR2.

LA CONFIGURACIÓN DE DATOS DEL FPGA ES GRABADA EN EL ARRANQUE MEDIANTE ALGUNO DE LOS 7 MODOS: • MASTER SERIAL FROM A XILINX PLATAFORM FLASH PROM

• SERIAL PERIPHERAL INTERFASE (SPI) • BYTE PERIPHERAL INTERFACE (BPI)

• SLAVE SERIAL, DESDE UN PROCESADOR HOST • SLAVE PARALLEL Y DESDE EL SISTEMAS JTAG SOPORTA LOS SIGUIENTES ESTÁNDARES

• 3.3V LOW-VOLTAGE TTL (LVTTL)

• LOW-VOLTAGE CMOS (LVCMOS)A 3.3V, 2.5V, 1.8V, 1.5V, O 1.2V • 3V PCI A 66 MHZ • HSTL I AND III A 1.8 V • SSTL I A 1.8V Y 2.5V CARACTERISTICAS * XC3S250E 250,000 PUERTAS * 5,508 CELDAS CON 612 CLBS * 6-NS TIEMPO DE EJECUCIÓN * 26 KB DE MEMORIA EN BLOQUE * 38 KB DE MEMORIA DISTRIBUIDA

* 4 TIMERS DE PROPÓSITO GENERAL CON 6 MODOS DE TRABAJO

* 4 UNIDADES DE CONTROL DE RELOJ DCM * 158 ENTRADAS/SALIDAS IO DE USUARIO * 32 IOS DIFERENCIALES

(3)

* 7 MODOS DE ARRANQUE

* MULTI ESTÁNDAR DE CONEXIÓN A IOS 1.2V, 1,5V, 1.8V, A 3.3V

* UNIDAD DE COMUNICACIÓN SERIAL ASÍNCRONA (SCI) PARA CONEXIÓN A LA PC

* LED INDICADORES * BOTONES PULSADORES

* EMULACIÓN SCAN- BASED PARA USAR JTAG * PROGRAMA DE ARRANQUE

(4)

LA TARJETA DE DESARROLLO ESTA BASADO EN UN PROCESADOR DIGITAL TEXAS INSTRUMENTS, ES EL ÚLTIMO MODELO DE PROCESADOR DEDICADO

APLICACIONES DE CONTROL. CON INSTRUCCIONES DE TIPO RISC PUEDE SER PROGRAMADO EN LENGUAJE C++ O ANSI C. SU EXTRAORDINARIO DESEMPEÑO ALCANZA LOS 150 MIPS DE PROCESAMIENTO EN PIPELINE , LO QUE PERMITE TRABAJAR CON ALGORITMOS COMPLEJOS DE NUEVA TECNOLOGÍA.

CARACTERÍSTICAS

* 150 MIPS DE PERFORMANCE PIPELINIZADA

* ARQUITECTURA HARVARD, SET DE INSTRUCCIONES RISC, 6 BUSES Y USO DE PIPELINE DE 6 ETAPAS * 176-PIN PLASTIC QUAD FLAT PACKAGE (SOIC SUFFIX) * 6.67-NS TIEMPO DE EJECUCIÓN DE CADA INSTRUCCIÓN DE PIPELINE

* 18 KWORDS RAM DATA QUE PUEDE SER COMPARTIDA CON PROGRAMAS

* 128KWORDS FLASH PARA PROGRAMA COMO MEMORIA INTERNA

* 12 CANALES DE PWM PULSE-WIDTH MODULATION * 4 TIMERS DE PROPÓSITO GENERAL CON 4 MODOS DE TRABAJO

* 3 UNIDADES DE COMPARACIÓN COMPLETA CON TIEMPO MUERTO PARA MOSFETS O IGBTS

* 8 UNIDADES DE CAPTURA CON 2 RESOLVEDOR DE CUADRATURA PARA ENCODERS QEP

* 1 MÓDULOS DE CONVERSIÓN ANALÓGICO DIGITAL DE 16 CANALES 12 BITS DE HASTA 12.5 MSPS

* 49 PINES DE ENTRADAS Y SALIDAS I/O PROGRAMABLES * UNIDAD DE TIEMPO DE INTERRUPCIÓN EN TIEMPO REAL WATCHDOG TIMER MODULE

* DOS UNIDADES DE COMUNICACIÓN SERIAL ASÍNCRONIA (SCI) PARA CONEXIÓN A LA PC

UNIDAD DE COMUNICACIÓN SERIAL SÍNCRONA (SPI) PARA CONECTAR MÓDULOS DA EXTERNOS

* 5 INTERRUPCIONES EXTERNAS (2 POWER DRIVE PROTECT, RESET Y 2 MASKABLE INTERRUPTS) * 4 MODOS DE APAGADO Y DE CONSUMO EN BAJA POTENCIA

(5)

* EMULACIÓN SCAN-BASED PARA USAR JTAG

* PROGRAMA DE ARRANQUE POR MEDIOS SERIALES O MEMORIAS

* INTERFASE DE MEMORIA EXTERNA CON 256K WORDS DE MEMORIA ESTÁTICA

* 3 TIMERS DE 32 BITS PARA DEFINICIÓN DE TIEMPO DE CICLO

* PROGRAMA DE EMULACIÓN COLCACODE V1.3 ESPECIFICACIONES TÉCNICAS

150 MIPS DE PERFORMANCE: EL PROCESADOR ES UN DSP CON UNA POTENCIA DE PROCESAMIENTO DE 150 MIPS, CON NÚCLEO DE LA FAMILIA 2800 DE TEXAS INSTRUMENTS, TIENE COMO CARACTERÍSTICAS UNA GRAN FACILIDAD PARA EL PROCESAMIENTO DE SEÑALES Y ES USADO EN LA INDUSTRIA PARA EL CONTROL DE DISPOSITIVOS PERIFÉRICOS, COMO MOTORES DE

INDUCCIÓN TRIFÁSICOS, MONOFÁSICOS, ADQUISICIÓN DE DATOS, SISTEMAS DE SEGURIDAD, ENTRE OTROS.CPU DE 32 BITS CON JUEGO DE INSTRUCCIONES RISC, UNIDAD DE MULTIPLICACIÓN MAC DE 32X32, OPERACIONES

ATÓMICAS, BUS CON ARQUITECTURA HARDVARD, MODELO DE PROGRAMACIÓN DE MEMORIA UNIFICADA, CÓDIGO EFICIENTE PARA C++ Y ANSI C Y BUSCADOR DE DIRECCIONES DE PROGRAMAS Y DATOS LINEAL DE 4M. MEMORIA INTERNA

* FLASH DEVICES: 128K X 16 FLASH (CUATRO SECTORES DE 8K X 16 Y SEIS DE 16KX 16)

* ROM DEVICES: UP TO 128K X 16 ROOM

* 1K X 16 OTP ROM MEMORIA PROGRAMABLE UNA SOLA VEZ

* L0 AND L1: 2 BLOQUES DE 4K X 16 CADA UNO. MEMORIA DE SIMPLE ACCESO(SARAM)

* H0: 1 BLOQUE DE 8K X 16 SARAM

* M0 AND M1: 2 BLOQUE DE 1K X 16 CADA UNO

256KW PROGRAMA Y/O DATA RAM MEMORIA EXTERNA MEMORIA EXTERNA AL DSP PARA LA IMPLEMENTACIÓN DE NUEVOS PROGRAMAS Y DATOS

12 CANALES DE PWM. PULSE-WIDTH MODULATION DOS MANEJADORES DE EVENTOS PARA 6 CANALES PWM CADA UNO UTILIZADOS EN EL MANEJO DE LLAVES

(6)

MOSFETS O IGBT EN MOTORES INDUSTRIALES 4 TIMERS DE PROPÓSITO GENERAL CON 4 MODOS DE TRABAJO

RELOJES DE 16 BITS QUE PUEDEN LLEGAR A UNA FRECUENCIA DE 20 MHZ

3 UNIDADES DE COMPARACIÓN COMPLETA CON DEADTIME

COMPARA LOS RELOJES CON UN VALOR DE 16 BITS Y DISPARA UNA SEÑAL POR SUS PINES O UNA

INTERRUPCIÓN.

6 UNIDADES DE CAPTURA CON CUADRATURA PARA 2 ENCODERS

CAPTURAN SEÑALES DESDE SUS PINES EXTERNOS CON POLARIDAD PROGRAMABLE, TAMBIÉN 4 DE ELLOS PUEDEN SER USADOS PARA LA LECTURA DE DOS

ENCODERS, PARA EL SENSADO DE POSICIÓN DE EJES DE 2 MOTORES O SERVOMECANISMOS Y SU UTILIZACIÓN DE TELEMETRÍA

1 MODELO DE CONVERSIÓN ANALÓGICO DIGITAL DE 16 CANALES CADA UNO, TOTAL 16CH, HASTA 12.5 MSPS B512000280073 1.00 C/U SENSOR ULTRASONICO SONAR(DE 42 KHZ VOLTAJE DE

OPERACION 2.5V A 5.5 V)

875.84 875.8400

CARACTERÍSTICAS DEL SENSOR ULTRASÓNICO * SENSOR ULTRASÓNICO DE 42 KHZ LV-MAXSONAR EZ * VOLTAJE DE OPERACIÓN DE 2.5V A 5.5V

* CONSUMO DE CORRIENTE 2MA * TASA DE LECTURA 20HZ

* SALIDA EN FORMATO RS232 9600 BPS * SALIDA PWM 147 US/INCH.

B602209550001 1.00 C/U BAROMETRO 3788.9600 3788.96

* RANGO DE MEDICIÓN DE 30 KPA A 120 KP * ALIMENTACIÓN 2.4V A 3.3 V

* 4 MODOS DE MEDICIÓN MAS DORMIR * MEDIDOR DE TEMPERATURA INTERNO * SALIDA ESTÁNDAR SPI

* PRESIÓN DE PRUEBA MÁX. 2.0 MPA * CONSUMO DE CORRIENTE 25 UA * RESOLUCIÓN 3PA

(7)

*PROCESO*

AMC Nº 248-2008-UNI/AC 1RA CONV.

CCI #: 01800500000507690099 BANCO DE LA NACION PRECIO: INCLUIDO IGV

*NEMONICO* TOT. S/. META COMP. ACTIV. NEMO. NAT. F.F. 0018 100017 100049 00002 541143 1.09 9900.80 Centro de Costo: 310000-IGI 05000-Investigación Uso: 310100-IGI/Administración

PROYECTO INVEST." MODELAMIENTO INTEGRADO Y CONTROL ROBUSTO PARA VUELO DE HELICOP. AUTONOMO BASADO VISION ARTIF"

GARANTIA 18 MESES

CONDICION: EL PROVEEDOR SE OBLIGA A CUMPLIR CON LAS OBLIGACIONES QUE LE CORRESPONDEN, BAJO SANCION DE QUEDAR INHABILITADO PARA CONTRATAR POR EL ESTADO EN CASO DE INCUMPLIMIENTO

Referencias

Documento similar

Modelo de Clusterización: Este modelo es la primera metodología utilizada para mejorar tanto la precisión como el tiempo de procesamiento, en los ítems de limpieza de datos y

Por lo tanto, en base a su perfil de eficacia y seguridad, ofatumumab debe considerarse una alternativa de tratamiento para pacientes con EMRR o EMSP con enfermedad activa

El contar con el financiamiento institucional a través de las cátedras ha significado para los grupos de profesores, el poder centrarse en estudios sobre áreas de interés

[r]

[r]

[r]

Debido a su papel fundamental en aplicaciones DSP, muchos dispositivos FPGA de alto rendimiento han incorporado celdas especiales para procesamiento digital de la señal destinadas

dni nombre dirección 21333555 LUISA c/A, 3 22444666 PEPE c/C, 33 21777333 ANA c/E, 333 ASIGNATURA. código