Multiplicadores de bajo voltaje basados en espejos de corriente y transistores MOS de compuerta flotante

Multiplicadores Analógicos de bajo Voltaje Basados en Espejos de Corriente y Transistores MOS

de Compuerta Flotante

T E S I S Que para obtener el Grado de Maestro en Ciencias en Ingeniería en

Microelectrónica

PRESENTA

Ing. Xóchitl Siordia Vásquez

ASESOR

Dr. Juan Carlos Sánchez García

México ,D.F Diciembre 2004

Escuela Superior de Ingeniería Mecánica y Eléctrica Sección de Estudios de Posgrado e Investigación

Unidad Culhuacan

Instituto Politécnico Nacional







Todo depende de Dios

Hijo mío no emprendas muchas cosas a la vez, sin son demasiadas, te perjudicarás; aunque corras; no las conseguirás y no podrás librarte más de ellas. Hay quienes se fatigan en el trabajo, se agotan y se atormentan y se encuentran más pobres que antes.

Otros son débiles y vulnerables, sin recursos y carentes de todo, pero el señor los mira con ojos favorables. Los saca de su abatimiento y les hace levantar cabeza a tal punto que muchos se maravillaran de ello.

Prosperidad y mala suerte, vida y muerte, pobreza y riqueza, todo viene del señor.

Los que son fieles pueden contar con la generosidad del señor, su benevolencia los guiará siempre. No te escandalices por el éxito de los demás; por tu confianza en el señor y persevera en tu labor.

Piensa en la suerte de un hombre que se ha enriquecido a fuerza de cálculos y economias. A lo mejor se dice a si mismo “Tengo bien ganado el descanso, ya puedo vivir con lo que he adquirido”.

Pero no sabe el tiempo que le queda, morirá y se lo dejará a otros. Se fiel a tu trabajo, conságrale tu vida y continua tu labor hasta los días de tu ancianidad.

Es fácil para el señor hacer rico al pobre en un instante. La bendición

del señor te recompensará, sin hacerse anunciar, traerá sus frutos.



Agradecimientos:

A Dios

Por todas las cosas maravillosas que me ha brindado en esta vida, por todos los momentos difíciles en los que el Señor me ha consolado y ha estado muy cerca de mi. Gracias también por que en cada instante en que dudado él ha sido mi faro de luz. Gracias señor por la oportunidad de conocerte.

A mis Padres:

Quienes desde pequeña me impulsaron con su amor a seguir mis objetivos a pesar de lo difíciles e inalcanzables que fueran, por haber estado en todo momento a mi lado brindándome incondicionalmente su apoyo, su cariño y su comprensión porque en cada instante de mi vida es lo mejor que Dios me ha dado.

A mis hermanos:

Por todos los momentos de tristeza y alegría que hemos vivido juntos.

A mis sobrinos Julio y Emiliano:

Por su cariño así como también por esos grandes y hermosos recuerdos que me brindaron de su infancia; aunque ya no están cerca de mi aún en la distancia los quiero mucho.

A Omar :

Con quien he compartido mis grandes sueños y tristezas. Gracias por ser mi brazo fuerte cuando he estado a punto de caer, por soportar mi carácter pero sobre todo por ser mi compañero y mi amigo. Gracias mi amor porque sin tu apoyo y compresión este sueño no se hubiera hecho realidad.



A mis Asesores, Profesores y compañeros:

Por brindarme su apoyo y orientación y permitirme compartir instantes de trabajo y alegría.

A los Trabajadores de la SEPI:

Por el apoyo que nos brindan al hacer agradable nuestra estancia.

Al Instituto Politécnico Nacional y al CONACYT:

Por el apoyo brindado para mi formación en la maestría.

A la Universidad Veracruzana

Por todo el apoyo que me brindaron para realizar mis estudios de maestría.

A todos ellos con cariño

Sinceramente

;

;

y

^y

F

^F

K

^K

L

^L

W

^W

O

^O

6

⁶

L

^L

R

^R

U

^U

G

^G

L

^L

D

^D

9

⁹

i

ⁱ

V

^V

T

^T

X

^X

H

^H

]

^]

Índice

Lista de figuras I Lista de tablas II

Resumen 1

Abstrac 2

Objetivo 3

Antecedentes. 3

Motivación 4

Hipótesis 5

Metas 5

Organización del tema 6

Referencias Bibliográficas 8

Capitulo 1

Estado del Arte de los Multiplicadores Analógicos 1.1 Introducción 9

1.2 Celdas de Gilbert 9

1.3 Multiplicadores de Bajo Voltaje 12

1.4 Multiplicadores con Transistores MOS de Compuerta Flotante 13

Capitulo 2

Fundamentos de los Multiplicadores Analógicos 2.1 Resumen 15

2.2 El multiplicador Ideal 16

2.3 El Multiplicador Analógico y su comportamiento 20

2.4 Principio de Operación del Multiplicador No ideal 24

2.5 Arquitectura del Multiplicador Analógico 26

2.6 Conclusiones 31

Capitulo 3

Multiplicador Analógico de Bajo Voltaje con Espejos de Corriente 3.1 Resumen 34

3.2 Circuitos en Modo Corriente 35

3.3 Multiplicadores de Bajo Voltaje 36

3.4 Principio básico de la División de Corriente 38

3.5 Espejos de Corriente 38

3.6 Consideraciones de Diseño del espejo de corriente simple 44 3.7 Desventajas del espejo de corriente simple 51

3.8 Espejo de corriente cascode 51

3.8 Cuadrador translineal de corriente 58

 3.9 Espejo de corriente modificado para bajo voltaje 62 3.10 Cuadrador translineal de corriente para bajo voltaje 65 3.11 Multiplicador Analógico de cuatro cuadrantes de bajo voltaje en

modo corriente 69 3.12 Resumen 74 Referencias Bibliográficas 75

Capitulo 4

Multiplicador Analógico de Bajo Voltaje con transistores MOS de Compuerta Flotante.

4.1 Resumen 77 4.2 Transistor MOS de compuerta flotante 78 4.3 Modelo del transistor FGMOS 80 4.4 Espejo de Corriente cascode con FGMOS 85 4.5 Cuadrador Traslineal de corriente para bajo voltaje 90 4.6 Multiplicador analógico de bajo voltaje en modo corriente

modelado con transistores MOS de compuerta flotante 95 4.7 Conclusiones 100 4.8 Referencias Bibliográficas 101

Capitulo 5

Consideraciones Finales 104 5.1 Resumen 104 5.2 Conclusiones generales 105 5.3 Trabajos a futuro 107

Anexos A

Parámetros MOSIS 108

Anexo B

Programas en SPICE

B.1 Programa del espejo de corriente simple 117 B.2 Programa del espejo de corriente cascote 118 B.3 Programa del espejo de corriente cascode modificado

para bajo Voltaje 119 B.4 Programa del cuadrador translineal de corriente con espejo de

corriente cascode convencional 120 B.5 Programa del cuadrador de corriente translineal con espejo de

Corriente cascode modificado para bajo voltaje 121 B.6 Programa del multiplicador analógico de cuatro cuadrantes

implementadocon espejos de corriente cascode modificado

para bajo voltaje 122

 B.7 Programa del Espejo de corriente cascode con transistores

MOS y MOS de compuerta flotante 124 B.8 Programa del espejo de corriente cascode modificado para

bajo voltaje 126 B.9 Programa para el cuadrador translineal de corriente utilizando

transistoresMOS y FGMOS 128 B.10 Programa del cuadrador translineal de corriente utilizando

transistores MOS Y FGMOS 130 B.11Programa del multiplicador analógico con MOS y FGMOS 132

Anexo C

Herramienta en Matlab 134 C.1 Metodología de diseño de los transistores FGMOS 135 C.2 Programa en Matlab para Calcular los parámetros de los

TransistoresMOS de compuertas flotantes 137

Anexo D

Artículos Publicados en Congresos 140



Índice

de figuras

Capitulo 2

Fundamentos de los Multiplicadores Analógicos

2.1 Multiplicador analógico visto como un solo bloque 16 2.2 Número de cuadrantes y signos permitidos de las señales en

cada cuadrante. 17 2.3 Principios de Operación básico del multiplicador analógico 18 2.4 Segmento de la señal senoidal y valores que toma 19 2.5 a) Idea básica del funcionamiento general del multiplicador 20 2.5 b) Curva característica del MOSFET en saturación y variación no

lineal de la corriente con respecto a los voltajes de umbral Vth

y decompuerta a fuente Vgs. 21

2.6 Diversos Métodos de inyección de las señales de entrada del

multiplicador 22 2.7 Error de linealidad característico de a respuesta que entrega el

multiplicador. 25 2.8 Multiplicador de cuatro cuadrantes implementado con dos celdas

translineales de ganancia variable o cuadradotes 26 2.9 a) Símbolo ideal de un elemento translineal el cual produce una

corriente“I” exponencialmente controlada por un voltaje “V” 28 2.9 b) Implementación del transistor MOS como elemento translineal 28 2.10 Arquitectura del multiplicador utilizando celda de Gilbert o de

cuadrante simple. 29 2.11 Multiplicador analógico de cuatro cuadrantes implementado con

celdas cuadráticas de ganancia variable 30



Capitulo 3

Multiplicador Analógico de Bajo Voltaje con Espejos de Corriente 3.1 Técnica de división de corriente usando transistores MOS 36 3.2 Representación del espejo de corriente en su forma ideal 38 3.3 Configuración del espejo de corriente en su implementación con

transistores MOS 38 3.4 Espejo de Corriente cuando se aplica una pequeña señal de

corriente al nodo de baja impedancia se obtiene a la salida una

versión invertida de la señal aplicada a la entrada. 39 3.5 Espejo de corriente y su comportamiento como amplificador cuando se aplica a la entrada una pequeña señal de corriente se obtiene a la salida la suma de la corriente de entrada y la corriente de

polarización multiplicadas por un factor de ganancia “A”. 42 3.6 Respuesta del espejo de corriente simple 43 3.7 Respuesta del espejo de corriente simple cuando se aplica una

entrada de 10A 47

3.8 Comportamiento de la corriente a la salida del espejo de cando se

aplica una pequeña corriente de 10$ 48 3.9 Comportamiento de las señales de entrada y salida 49 3.10 Respuesta a la ley cuadrática del MOS y el comportamiento lineal entre la corriente de salida y el voltaje de drenaje a fuente. 50 3.11 Espejo de corriente cascote 52 3.12 Comportamiento del espejo de corriente cascote 55 3.13 Respuesta que entrega el espejo de corriente cascote 56 3.14 Comparación de las corrientes de entrada y salida en el espejo de corriente cascode. 57 3.15 Celda Translineal de ganancia variable implementada con espejos de corriente cascode. 58 3.16 Respuesta de la celda translineal implementada con espejos de

corriente cascode. 59



3.17 Espejo de Corriente Modificado para bajo voltaje. 62 3.18 Comportamiento de la corriente de entrada en el espejo de

corriente de bajo voltaje. 64 3.19 Comportamiento de la señal de salida en el espejo de corriente de bajo voltaje. 65 3.20 Celda translineal de ganancia variable modificada para bajo voltaje 66 3.21 Comportamiento de la señal de salida que entrega la celda

translineal de ganancia variable de bajo voltaje 68 3.22 Implementación del multiplicador de bajo voltaje en modo corriente 69 3.23 Características de transferencia en CD del multiplicador 71 3.24 Análisis transitorio del multiplicador con onda triangular 72 3.25 Comportamiento del multiplicador de bajo voltaje como doblador de frecuencia. 73

Capitulo 4

Multiplicador Analógico de bajo voltaje con transistores MOS de compuerta flotante

4.1 a) Símbolo esquemático del transistor MOS 78 4.1 b) Símbolo esquemático del MOSFET de compuerta flotante 79 4.2 Estructura simplificada para un elemento FGMOS 79 4.3 Patrón geométrico (layout) del transistor MOS con múltiples

entradas 80 4.4 Circuito equivalente del transistor FGMOS 80 4.5 Circuito equivalente del transistor FGMOS incluyendo las

capacitancias parásitas. 80 4.6 Modelo equivalente completo del transistor MOS de compuerta

flotante 81 4.7 Modelo completo para la simulación del transitor MOS de

compuerta flotante. 83 4.8 Modelo a pequeña señal del transistor MOS de compuerta flotante. 84 4.9 Espejo de corriente cascode de bajo voltaje implementado con

transistores NMOS y FGMOS. 85



4.10 Gráfica en DC y comportamiento de la corriente de entrada y

salida que proporciona el espejo de corriente cascode FGMOS. 90 4.11 Cuadrador translineal de corriente con espejos de corriente

cascode. 91 4.12 Respuesta característica de la celda translineal de ganancia

variable con espejo de corriente de bajo voltaje con NMOS

y FGMOS. 94 4.13 Multiplicador Analógico de bajo voltaje en modo corriente

implementado con celdas de ganancia variable con espejos de

corriente con NMOS y FGMOS. 95 4.14 Análisis transitorio del multiplicador cuando se aplica una onda

triangular 97 4.15 Respuesta que entrega el multiplicador de bajo voltaje al efectuar

el análisis de corriente directa. 98 4.16 Multiplicador de bajo voltaje con FGMOS y su desempeño como

doblador de frecuencia 99



Índice

de tablas

Capitulo 2

Fundamentos de los Multiplicadores Analógicos

2.1 Signos permitidos para las variables de entrada en cada

cuadrante 20 2.2 Diversos esquemas de cancelación de la no linealidad y métodos

de inyección de las señales de entrada que pueden ser empleados en el modelado de los multiplicadores analógicos considerando un

solo transistor MOS operando en la región de saturación. 22

Capitulo 3

Fundamentos de los Multiplicadores Analógicos

3.1 Medidas de desempeño del espejo de corriente simple 46 3.2 Medidas de desempeño del espejo de corriente cascode 54 3.3 Medidas de desempeño del espejo de la celda de Gilbert o

cuadrador translineal de corriente implementado con espejo de

corriente cascode. 61 3.4 Medidas de desempeño del cuadrador translineal de bajo voltaje 67 3.5 Medidas de desempeño y polarización del circuito multiplicador de 70 bajo voltaje.

Capitulo 4

Multiplicador Analógico de bajo voltaje con transistores MOS de compuerta flotante

4.1 Lista de términos que se involucran en el modelado del FGMOS 82 4.2 Medidas y valores de polarización del espejo de corriente cascode

modificado para bajo voltaje utilizando transistores FGMOS. 89 4.3 Medidas y desempeño del cuadrador translineal de corriente

implementado con transistores FGMOS . 93 4.4 Medidas de desempeño del multiplicador de bajo voltaje

con FGMOS 96

R R R e e e s s s u u u m m m e e e n n n

L

os multiplicadores analógicos permiten efectuar el procesamiento de señales analógicas en modernos sistemas de telefonía celular y comunicaciones inalámbricas, se utilizan también en pequeños circuitos biomédicos y en convertidores de señales analógico-digitales. Recientemente están adquiriendo importancia en aplicaciones de procesamiento masivo, circuitos computacionales, redes neuronales y lógica difusa. Por tal motivo este trabajo presenta el diseño VLSI de dos circuitos multiplicadores de cuatro cuadrantes implementados con celdas de Gilbert diseñadas en modo corriente operando con fuentes de alimentación no mayores a 1.2 volts. Esto se logra aplicando dos nuevas técnicas de diseño analógico que siguen el principio cuadrático del transistor MOS en la región de saturación.

La primer estructura se obtiene utilizando espejos de corriente modificados para bajo voltaje, con esta técnica es posible obtener diseños simplificados de circuitos que operan con fuentes de alimentación de valor muy cercano al voltaje de umbral (VTH ) del transistor, esta característica permite reducir considerablemente el consumo de potencia ya que se utiliza la máxima transconductancia derivada de las propias características del transistor cuando éste opera en saturación. La sencillez de los diseños radica en la eliminación de elementos externos adicionales.

Por otro lado la estructura física del transistor MOS de compuerta flotante permite polarizar una o más compuertas flotantes y controlarlas con la compuerta del transistor, esto permite manipular al transistor para que opere en la región deseada. El valor del voltaje a la entrada de la compuerta esta relacionado directamente con las dimensiones de los capacitores flotantes motivo por el cual es posible reducir considerablemente el valor de las fuentes de alimentación. Haciendo uso de estos elementos se modela la segunda propuesta de este trabajo.

Los parámetros utilizados en ambos diseños se obtienen mediante una herramienta metodológica diseñada en MATLAB y los resultados experimentales de cada estructura se obtienen con la ayuda de los simuladores Tspice, Hspice, Pspice y Orcad Spice. Al final se presenta también un análisis comparativo de los resultados obtenidos.



Abstrac

The analog multipliers allow to make the prosecution of analog signs in modern

systems of cellular telephony and wireless communications, they are also used in small biomedical circuits and in convertors of analog-digital signs. Recently they are acquiring importance in applications of massive prosecution, computer circuits, neuronals

networks and fuzzy logic. For such a reason this work presents the design VLSI of two circuits multipliers of four quadrants implemented with cells of Gilbert designed in average way not operating with feeding sources bigger to 1.2 volts. This is possible applying two new techniques of analogical design that follow the quadratic principle of the transistor MOS in the saturation region.

The first structure is obtained using current mirrors modified for low voltage, with this technique it is possible to obtain simplified designs of circuits that operate with sources of feeding of very near value to the threshold voltage (V^TH) of the transistor reducing the consumption of power considerably since the maximum transconductance is used provided by the characteristics characteristic of the transistor operating in saturation region. The simplicity of the designs resides in the elimination of additional external elements.

The physical structure of the transistor MOS of floating gate allows to polarize an or more floating gates and to control them with the gate of the transistor, this allows it manipulated to the transistor so that it operates in the desired region. The value of the voltage to the entrance of the gate this related one directly with the dimensions of the capacitores floating reason for which is possible to reduce the value of the power suply considerably and to achieve this way a new proposal for a circuit multiplier.

The parameters used in both designs are obtained by means of a tool metodologíca designed in MATLAB and the experimental results of each structure are obtained with the help of the simulators Tspice, Hspice, Pspice and Orcad Spice. At the end it is also presented a comparative analysis of the obtained results.



O Ob O b bj j je e et t ti i iv v vo o o

El propósito de este trabajo es presentar el diseño VLSI de dos multiplicadores analógicos de cuatro cuadrantes operando con fuentes de alimentación no mayores a 1.2 volts. El modelado se llevará a cabo utilizando celdas translinéales de ganancia variable construidas con espejos de corriente de bajo voltaje y transistores MOS de compuerta flotante siguiendo los principios de diseño de los circuitos en modo corriente.

Las estructuras resultantes se proponen con la finalidad de que puedan efectuar el procesamiento de señales analógicas en diversas aplicaciones donde se precise de un multiplicador de bajo voltaje.

A An A n nt t te e ec c ce e ed d de e en n n t te t e e s s s

Desde los años cuarenta el amplificador operacional de voltaje (VOA),había sido la arquitectura predominantemente más usada por los diseñadores [1] y comercialmente la más económica para la manufactura de los circuitos integrados ya que tradicionalmente en los circuitos analógicos el procesamiento de señales estaba restringido a operaciones en modo voltaje[2].

En la década de los ochentas los diseñadores de circuitos integrados e investigadores empezaron a notar que el amplificador operacional realizando operaciones con muestras de voltaje no necesariamente era la mejor solución para todos los problemas de diseño de circuitos VLSI [2] ya que en 1988 fue posible realizar el muestreo de datos utilizando el principio del copiador de corriente empleando solo transistores MOS[3] y en 1989 se publicó el principio de conmutación de corriente, representando el comportamiento característico del transistor MOS como interruptor[4]. La aplicación de estos dos principios ha traído como consecuencia la concepción de nuevos circuitos integrados cuyas operaciones se efectúan utilizando muestras de corriente.

Los circuitos en modo corriente se identifican fácilmente puesto que su información intermedia es representada por corrientes variantes en el tiempo. Todo circuito que utilice corriente para representar sus señales debe desarrollar cambios de voltaje internos, estos voltajes forman parte del circuito pero no se utilizan para representar las



señales de interés en el circuito. Bajo esta condición es posible alcanzar mayor rapidez y efectuar operaciones de bajo voltaje ya que el rango de las señales de interés solo depende del nivel de impedancia elegido por el propio diseñador y no esta restringido por el voltaje que suministra la fuente de alimentación.

A partir de la década pasada la aplicación de los circuitos en Modo Corriente se incremento en muy diversas aplicaciones y actualmente están siendo provechosamente utilizados en circuitos lógicos, convertidores analógico-digital y digital-analógico, en filtros lineales y de dominio logarítmico, así como también en circuitos de procesamiento masivo, redes neuronales, lógica difusa y circuitos translinéales.

Visto desde este contexto, la arquitectura del amplificador con entrada y salida de corriente representa a una nueva generación de circuitos integrados que poco a poco están sustituyendo al amplificador operacional tan popular en la innumerable cantidad de productos cuyo funcionamiento depende de los circuitos integrados VLSI.

M M M o o o t t t i i i v v v a a a c c c i i i ó ó ó n n n

Al utilizar circuitos analógicos en modo corriente es posible reducir el valor de las fuentes de alimentación ya que es permisible realizar operaciones con valores de voltaje muy cercanos al voltaje de umbral, parámetro propio del proceso de fabricación que no puede ser modificado por el diseñador. Esto ha permitido cumplir las expectativas de bajo voltaje y baja disipación de potencia, parámetros impuestos por los fabricantes como estrategia para reducir considerablemente el tamaño de los circuitos integrados y abaratar los costos de las computadoras portátiles y de muy diversos productos de telecomunicaciones tan necesarios y populares en nuestro entorno cotidiano.

Debido a que los multiplicadores son considerados como bloques de construcción general para efectuar el procesamiento de señales en una gran cantidad de productos es necesario utilizar técnicas relativamente nuevas que nos permitan desarrollar bloques multiplicadores que se adapten a los nuevos procesos de fabricación y operen con fuentes de alimentación no mayores a 1.2 volts combinando además eficiencia, diseño simple, simetría y linealidad sobre todo para aplicaciones a altas frecuencias, esto se debe realizar siguiendo los principios de operación del modo corriente logrando con ello mejorar o en su defecto conservar la misma eficiencia de los circuitos que operan con fuentes de alimentación mayores.



H H H i i i p p p ó ó ó t t t e e e s s s i i i s s s

Es posible diseñar estructuras de multiplicadores analógicos en modo corriente que efectúen el producto de señales analógicas utilizando celdas de Gilbert simétricas, simples y lineales diseñadas con nuevas técnicas de diseño VLSI cuyo funcionamiento este basado principalmente en el principio translineal y el principio cuadrático del transistor MOS operando en la región de saturación, permitiendo con ello la correcta operación de los circuitos con fuentes de alimentación de 1.2 volts o valores menores aún.

M M M e e e t t t a a a s s s

1. Es necesario estudiar técnicas actuales de diseño de bajo voltaje, principalmente aquellas basadas en la modificación de la estructura de circuitos que utilicen tecnología CMOS y funcionen en la región de saturación, tales como:

a. Técnica de corriente conmutada b. Manejo del sustrato

c. Espejos de Corriente d. Compuertas Flotantes

e. Amplificadores de Transconductancia f. Capacitores conmutados

i. Revisar estructuras de multiplicadores ya implementados con fuentes de alimentación mayores.

2. Conocer sobre las nuevas tecnologías de integración de circuitos integrados.

3. Investigar sobre estrategias para reducir voltajes de alimentación en los diseños.

4. Seleccionar alternativas de diseño analógico que permitan operar al transistor MOS en la región de saturación para aprovechar el principio cuadrático característico de los multiplicadores analógicos.

5. Conocer como se efectúa el procesamiento de señales en circuitos analógicos.

6. Aprender el manejo de software que sirva como herramienta para el modelado de circuitos analógicos.

7. Diseñar y simular las celdas básicas para cualquier multiplicador utilizando dos técnicas diferentes.

8. Diseñar y simular multiplicadores completos con ambas técnicas

9. Realizar el análisis comparativo de resultados de las estructuras diseñadas.



O Or O r rg g ga a a n n n i i i z z z a a a c c c i i i ó ó ó n n n d d d e e e l l l a a a T T Te e e s si s i is s s

El contenido de este trabajo esta dividido en cinco capítulos, a través de los cuales se tratan temas fundamentales para el diseño y estudio de los multiplicadores analógicos de bajo voltaje en modo corriente.

En el primer capitulo se describe el estado del arte de los multiplicadores analógicos haciendo una reseña que comienza en 1968 con el diseño del multiplicador basado en la celda de Gilbert y concluye con los multiplicadores actuales en modo corriente; se involucran también temas relacionados con la problemática que se encuentra al realizar diseños de estructuras analógicas de bajo voltaje, posibles alternativas, limitantes y perspectivas.

El capitulo dos muestra la teoría básica para el diseño de los circuitos multiplicadores, analizando su comportamiento ideal y los efectos no ideales de los diseños reales. Se presentan las posibles arquitecturas y los métodos de cancelación de la no linealidad utilizando transistores MOS, para ello es necesario conocer también el principio de respuesta a la ley cuadrática y su comportamiento translineal

.

Conocer los fundamentos de diseño para circuitos en modo corriente es importante ya que en el capitulo tres se desarrollará el procedimiento de diseño de un multiplicador analógico de bajo voltaje utilizando celdas translinéales de ganancia variable implementadas con espejos de bajo voltaje operando en modo corriente. Este procedimiento consiste primeramente en el planteamiento del espejo de corriente que será modificado para bajo voltaje, el cálculo de la geometría de los transistores MOS involucrados, la simulación y obtención de resultados experimentales. El modelado de esta estructura es muy importante ya que servirá de base para los cuadradores de corriente y posteriormente para el modelado del multiplicador. Se muestran los resultados experimentales de todas las celdas así como también las tablas de medida y desempeño de los circuitos.

El capitulo cuatro presenta la estructura física de los transistores MOS de compuerta flotante así como el procedimiento de diseño del espejo de corriente utilizando este tipo de transistores y su modificación para bajo voltaje. A partir de este modelo se diseñan las celdas de ganancia variable para posteriormente modelar el multiplicador. Esta técnica es algo complicada por la gran cantidad de parámetros que se involucran en el diseño y cualquier error que se cometa por pequeño que este sea obliga al diseñador a efectuar de nuevo todos el proceso ya que se esta modelando con parámetros seriados era necesario simplificar el proceso de cálculo de los parámetros involucrados, por lo cual se elaboró una herramienta en MATLAB que permite la simplificación de este proceso, logrando con ello ahorro en el tiempo de diseño y concepción del circuito.



Los resultados obtenidos en el modelado de las celdas de translineales y del multiplicador completo así como los resultados experimentales que se obtuvieron al utilizar transistores FGMOS se detallan en este capitulo.

Para concluir en el capitulo cinco se realiza un análisis comparativo de las técnicas utilizadas para el modelado de ambos circuitos multiplicadores VLSI. Este análisis consiste en comparar el desempeño y la linealidad de ambas estructuras, así como su respuesta con fuentes de alimentación de cuando mucho 1.2 volts se discuten además los resultados experimentales que se obtuvieron, las ventajas y desventajas al compararse con otras estructuras analógicas de multiplicadores VLSI.



R

R R e e e f f f e e e r r r e e e n n n c c c i i i a a a s s s

[1] G.Palmisano, G. Palumbo and S.Pennisi “CMOS Current Amplifier ”

Kluwer Academic Publishers pp 1-2 1999

[2] K. Koli

“CMOS Current Amplifiers: Speed versus Nonlinearity

Dissertation for the degree of Doctor of Science in Technology, Helsinki University of Technology

pp 3, Nov. 2000.

[3] S. Daubert, D. Vallancourt, Y. Tsividis,

“Current copier cells,” Electronics Let-ters, vol. 24, pp. 1560-1561

Dec. 1988.

[4] J. Hughes, N. Bird, I. Macbeth,

“Switched currents - a new technique for analog sampled-data signal processing,”

in Proc. IEEE Int. Symposium on Circuits and Systems (ISCAS’89) Portland, USA, 1989, pp. 1584-1587.

Capítulo

1

E E E s s s t t t a a a d d d o o o d d d e e e l l l A A A r r r t t t e e e d d d e e e l l l o o o s s s m m m u u u l l l t t t i i i p p p l l l i i i c c c a a a d d d o o o r r r e e e s s s a a a n n n a a a l l l ó ó ó g g g i i i c c c o o o s s s

1.1 Introducción

E

l multiplicador analógico es un circuito que genera el producto de dos señales de entrada cuando estas se aplican a un componente no lineal. Shuo Yan Hsiao en el articulo titulado “A paralell structure for CMOS “ indica que el diseño y la estructura del Multiplicador Analógico en diferentes aplicaciones, tiene diferentes requerimientos y su estructura se diseña para satisfacerlos.

Muchas aplicaciones requieren multiplicadores analógicos altamente lineales que se comporten de manera muy similar a los digitales, donde los desacoplamientos en las uniones del transistor son elementos críticos si se desea obtener diseños simétricos y con buen desempeño y linealidad sobre todo para aplicaciones en alta frecuencia.

10

El multiplicador analógico es un circuito versátil y útil en muchas aplicaciones donde se requiera efectuar la multiplicación o mezcla de dos señales; se considera como bloque importante en los sistemas de procesamiento analógico de señales, en circuitos conversores analógico- digitales, sistemas difusos, y redes neuronales, en estas aplicaciones el área del circuito integrado y el consumo de potencia serán los puntos críticos en el diseño ya que los errores por mínimos que sean ocasionan deterioro tanto en las señales intermedias como en la de salida; esto afecta considerablemente la respuesta de los sistemas en cascada donde los errores por muy pequeños que sean se van acumulando y deterioran en conjunto a la señal de salida de la última etapa.

Para la mayoría de estos circuitos se requieren entradas balanceadas que permitan efectuar operaciones con pequeños rangos de entrada lineal.

Los multiplicadores analógicos pueden ser empleados como comparadores de fase, mezcladores de frecuencia, como celdas de sinapsis en las redes neuronales y lógica difusa. En la implementación como comparador de fase los retardos de fase desde los puertos de entrada hasta los puertos de salida deben ser iguales, esto se logra utilizando estructuras simétrica; en aplicaciones de RF el multiplicador se desempeña como mezclador, aquí la linealidad, la respuesta en frecuencia y la intercomunicación puerto a puerto son las características más importantes a considerar por el diseñador.

1.2 Celdas de Gilbert

A finales de la década de los sesentas ya existían diversos métodos para desarrollar circuitos que efectuaban la función de multiplicación, muchos de los cuales involucraban la combinación de tecnologías, por ejemplo, magnéticas, ópticas o elementos electromecánicos combinados con dispositivos electrónicos.

En 1975 Barrie Gilbert en su Articulo denominado “A new Technique for analog Multiplication” presenta un nuevo método para mejorar el desempeño de los multiplicadores usando elementos geométricamente especiales pero capaces de fabricarse con tecnología bipolar estándar. A este nuevo principio se le llamo “Principio Translineal”. La palabra “translineal” se uso en aquella época para describir una clase emergente de circuitos cuyo desempeño era extraordinariamente preciso en la representación de las características del transistor bipolar con respecto a la relación exponencial que existe entre voltaje y corriente.

En el articulo “Síntesis of static Dynamic Múltiple-Input Translinear Elements Networks“

publicado por Brandley A. Minch en junio del 2002 se dice que desde que Gilbert introdujó la palabra Translineal este termino se aplicó a un nuevo método que permitió efectuar muchas operaciones no lineales utilizando solamente transistores sin ningún otro componente externo adicional. el cual . Podemos decir entonces que el “principio translineal” ha sido la base para el diseño de los circuitos no lineales tales como multiplicadores analógicos, multiplicadores de frecuencia, convertidores de valor

cuadrático promedio (RMS) a corriente directa, arreglos normalizados y una serie de circuitos de vector-magnitud, rápidos circuitos conversores analógico-digitales, generadores de formas de ondas analógicas y circuitos de muestreo solo por mencionar algunas de las aplicaciones más conocidas.

Con seguridad podemos afirmar que en los últimos treinta años el método más popular para el diseño de los multiplicadores analógicos es el “multiplicador de Gilbert” el cual esta basado en celdas de ganancia variable llamadas Celdas de Gilbert, a través de las cuales es posible manipular las señales de entrada ya sean positivas o negativas y conservar la polaridad adecuada.

Muchos han sido los multiplicadores propuestos en la literatura desde entonces. A lo largo de esta investigación encontramos multiplicadores altamente simétricos con una buena linealidad y respuesta en frecuencia, un caso como este se encuentra el articulo

“Four cuadrant analog multiplier” escrito por K. Bult en junio de 1986 otro caso es el del multiplicador que presentó S.Liu en 1994 en su publicación titulada “CMOS for cuadrant multiplier using bias feedback techniques”,sin embargo, la desventaja es que las fuentes de alimentación no son de bajo volaltaje.

Existen en la literatura otros multiplicadores que tienen estructuras muy complejas limitando así su ancho de banda, tal es el caso del multiplicador presentado en 1991 por Z. Wang en el articulo “Four cuadrant multiplier with single ended voltaje output and improbé temperatutre performance “ un caso similar se ensuentra en el multiplicador que presentó en 1995 S.I.Liu en el articulo titulado “ CMOS analog divider and and four cuadrant multiplier using pool circuits”

También se encontraron en la literatura multiplicadores que ocupan grandes áreas de silicio tal es el caso del multiplicador presentado en 1982 por D.C. Soo en una publicación titulada “A four-quadrant NMOS analog multipier “ o el multiplicador publicado en diciembre de 1987 por J.S. Pena en el articulo titulado“A MOS four - quadrant analog multiplier using the quarter square technique “ . Cuando los multiplicadores ocupan grandes áreas de silicio no son prácticos en aplicaciones tales donde se requieren circuitos muy pequeños como en el caso de chips para aplicaciones médicas, sistemas adaptivos o circuitos computacionales ya que la principal desventaja es su pago en potencia y en este tiempo aún los diseños se elaboraron utilizando muestras de voltajes para representar sus señales lo cual representa el uso de fuentes de voltaje de valores alrededor de los 5 volts..

Todos estos diseños han utilizado la celda de Gilbert como elemento primario de construcción, sin embargo los requerimientos de las fuentes de alimentación han cambiado y aunque se encontraron modelos propuestos de multiplicadores funcionales con muy buen desempeño los requerimientos actuales obligan a los diseñadores a introducir nueva técnicas de diseño analógico que permitan reducir considerablemente las fuentes de alimentación cambiando también las perspectivas de diseño analógico que había permanecido estancado durante un buen tiempo ya que se había estado

12

dedicando mayores esfuerzos al diseño digital que aún en día sigue marcando las tendencias de los diseñadores de circuitos integrados, otro aspecto importante en estos modelos es que aquel tiempo los requerimientos de voltaje giraban alrededor de los 5 volts y en los diseños analizados hay valores diferentes de las fuentes de alimentación que van desde los 3volts hasta los cinco volts.

1.3 Multiplicadores de bajo Voltaje

La principal limitante en la gran mayoría de los circuitos integrados actuales es el uso de fuentes de alimentación no mayores a 1.2 volts y la Celda de Gilbert convencional ha demostrado que no es funcional con pequeños voltajes de alimentación ya que originalmente se trabajo con modelos en modo voltaje los cuales requieren grandes voltajes que permitan la máxima oscilación de la señal, sin embargo se ha estado trabajando en buscar alternativas actuales para no dejar de lado la tradicional celda de Gilbett que ha demostrado ser el caballito de batalla de los modelos translineales.

En la literatura existen diferentes estrategias de diseño analógico que permiten modificar esta estructura y rediseñala para operar a bajo voltaje y baja potencia , una buena herramienta de consulta se presenta en “Low voltaje analog circuit design techniques: A Tutorial” publicado por S. Yan y Sánchez Sinencio, en este articulo se analizan diversas técnicas que se están aplicando actualmente en el diseño analógico de bajo voltaje

Otra bibliografía de consulta en este aspecto presentada por Tomazou en su libro titulado “Analogue IC design: the current mode approach” en el cual se tratan aspectos relevantes para el diseño de circuitos integrados en modo corriente. presenta

Cabe mencionar que existen otros multiplicadores de bajo voltaje con estructuras muy sencillas pero utilizan transistores en serie lo cual no asegura la calidad de la señal sobre todo si se trabaja en varias etapas, tal es el caso de los multiplicadores presentados por S.I Liu en 1994 y 1997 en sus dos artículos publicados con el titulo

“Low voltaje CMOS four quadrant Multiplier” respectivamente, además existen otras estructuras de bajo voltaje con modelos muy simples y alta linealidad, sin embargo, existe inestabilidad en los circuitos ya que trabajan al transistor en inversión débil o subumbral y los rangos de operación de estos circuitos están limitados por lo niveles tan pequeños de corriente, tal es el caso del multiplicador presentado por B. Calderón y Guillermo Flores Verdad en su articulo denominado “Multiplicador Analógico a 1 volt en modo corriente”

1.4 Multiplicadores con transistores MOS de compuerta flotante

Por otro lado a lo largo de la investigación se encontró que los transistores MOS de compuerta flotante en su mayoría están dedicados a aplicaciones asociadas a memorias análogas, al cómputo análogo y al diseño de circuitos digitales EPROM y EEPROM con transistores MOS convencionales.

Al final de los años 80´s los transistores MOS de compuerta flotante fueron utilizados como elementos analógicos de memoria permanente como es el caso del chip Intel Etann y en circuitos de adaptación de retina por rayos ultravioleta. Durante los años 90´s un incremento en el número de aplicaciones fueron publicadas incluyendo productos de audio basados en la grabación de memorias analógicas de compuertas flotantes.

Un aspecto sorprendente es que los elementos de compuerta flotante se encuentran disponibles en procesos CMOS estándar esto permite que puedan ser utilizados ampliamente como elementos translineales de entrada múltiple en microelectrónica analógica , esto incluye aplicaciones de programación electrónica, OPAM´s para compensación del offest, convertidores A/D y D/A muy rápidos, como circuitos de peso en redes resistivas, defuzzificadores, filtros FIR, redes con retroalimentación en modo común, moduladores sigma delta , aplicaciones de redes neuronales y operaciones a baja potencia, inversores, amplificadores y filtros; debido a su gran versatilidad podemos clasificar sus aplicaciones en tres categorías:

Como elementos de almacenamiento analógico Como parte de circuitos capacitivos

Como elementos de circuitos adaptables

Los circuitos translineales de entrada múltiple con transistores FGMOS , (por sus siglas en inglés Floating Gates), pueden ser considerados como la contraparte de los circuitos de tiempo continuo con capacitores conmutados que hasta hace poco habían solucionado muchos de los problemas de diseño analógico.

Recientemente se ha reportado el uso de circuitos computacionales analógicos con transistores FGMOS, estos son muy útiles en circuitos funcionales no lineales que tienen muchas aplicaciones en el procesamiento de señales analógicas en sistemas difusos y redes neuronales; muchos de estos circuitos requieren entradas balanceadas para operaciones propias con pequeños rangos de entrada lineal como es el caso de los y multiplicadores y cuadradores que se publicaron en 1988 por S.Lai en el articulo

“ Flash memories: where we were and were going”,sin embargo, en el diseño de circuitos de bajo voltaje no ha sido usada ampliamente.

14

En la literatura existe un gran cantidad de artículos referentes al uso de los FGMOS en muy diversas aplicaciones sin embargo muchas de las aplicaciones están encaminadas hacia el diseño digital. Lo más cercano que se encontró con respecto a nuestra investigación fue un multiplicador de cuatro cuadrantes que se desempeña como vector de suma en circuitos computacionales analógicos que pueden emplearse en redes neuronales o sistemas difusos. En el articulo titulado “Differential voltaje attenuator based on floating gate MOS transistor and its aplications” presentado en noviembre del 2001por sus autores, S. Vlassis y S. Siskos, encontramos una propuesta con una estructura muy simple que demás tiene la ventaje de trabajar con entradas simples y entrega una salida simple, también tiene buen desempeño cuando se trabaja con entradas diferenciales con rangos dinámicos de riel a riel en este circuito los resultados experimentales demuestran que errores de linealidad son pequeños, sin embargo, este modelo aunque atractivo sigue los estereotipos de diseño del amplificador operacional con modelos en modo voltaje, otra desventaja que encontramos es que las fuentes de alimentación que utiliza son de 2 volts, valor que esta por arriba de las expectativas de bajo voltaje que buscamos.

La técnica de compuertas flotantes es eficientemente introducida a cualquier circuito que acepte solo señales balanceadas a la entrada transformando el circuito en salida simple-entrada simple, otra de sus desventajas es el gran número de parámetros a calcular, lo que implica invertir gran cantidad de tiempo en los diseños, pero una característica que la hace atractiva a los diseñadores es su exactitud además que es posible trabajar con fuentes de alimentación con valores muy cercanos al voltaje de umbral propio de la tecnología de fabricación.

Capítulo

2

F F F u u u n n n d d d a a a m m m e e e n n n t to t o os s s d d de e e l l lo o os s s M M M u u u l l l t t t i i i p p p l l l i i i c c c a a a d d d o o o r r r e es e s s

A A A n n n a a a l l l ó ó ó g g g i i i c c c o o o s s s

2.1 Resumen

E

n este capitulo en general se plantean los fundamentos para el modelado de los multiplicadores analógicos. Se ofrece un breve estudio del transistor MOS como elemento principal para generar la función de multiplicación. Se abordan temas sobre los parámetros característicos y funcionamiento del multiplicador tanto en condiciones ideales como no ideales. Por otro lado se da a conocer la forma de inyección de las señales de entrada y los métodos correspondientes para la cancelación de la no linealidad así como las posibles arquitecturas de las celdas primitivas; aspectos importantes para el modelado del multiplicador.

16

2.2 El multiplicador ideal

Los multiplicadores pertenecen a una clase general de circuitos con terminales de entrada múltiple [1], donde una señal de control se aplica a un puerto de entrada y modifica (modula) el flujo de la señal de una segunda entrada a la salida del circuito.

Este comportamiento es el que hace que este tipo de circuitos se utilice en una gran variedad de aplicaciones.

Podemos decir de manera más formal que el multiplicador es un circuito capaz de generar el producto de dos señales de entrada cuando estas se aplican a componentes no lineales que responden a la ley cuadrática.

Figura 2.1 Multiplicador analógico visto como un solo bloque

En la Figura 2.1 se muestra e el circuito multiplicador en un solo bloque con X, Y como entradas que pueden tomar valores positivos o negativos y la respuesta del circuito a la salida es “Z”.

Las entradas X,Y son señales analógicas u ondas electromagnéticas cuyo comportamiento se asemeja a una onda senoidal formada por dos medios ciclos idénticos uno de otro y, la polaridad depende del cuadrante y del ángulo o fase.

Figura 2.1 Multiplicador analógico visto en un solo bloque

Figura 2.1 Multiplicador analógico visto en un solo bloque

Cada medio ciclo representa un estado en la señal, esto permite representar datos analógicos como señales digitales[3] , por otro lado es posible representar una señal cuadrada mediante la suma de ondas senoidales[2]. Las ondas seno tienen la garantía de no distorsionarse durante la transmisión, caso contrario sucede con las señales digitales; esta es una buena razón para que los diseñadores de dispositivos VLSI nuevamente vuelvan sus ojos hacia el diseño de dispositivos analógicos que hasta hace poco habían estado olvidados. La aplicación de estos principios esta cobrando fuerza en aplicaciones tales como computadores personales y en equipo de telecomunicaciones y telefonía celular.

El comportamiento de un ciclo completo de la señal puede ser representado a través de los cuatro cuadrantes de la siguiente manera: se considera una señal Y= sen x, la cual es una señal seno estándar sin desplazamiento de fase, y a ella se sobrepone otra señal y=sen (x+ ŒTXHWLHQHXQGHVSOD]DPLHQWRGHIDVHGH –90° lo cual hace que se comporte como una onda cosenoidal. En la Figura 2.2 se representan la mezcla de las dos señales y su comportamiento en cada uno de los ángulos 0°,90°,180° 270° y 360°

que corresponden a cada cuadrante.

Figura 2.2 Número de cuadrantes y signos permitidos de las señales en cada cuadrante

La respuesta que se obtiene en un multiplicador analógico precisamente es la representación lineal de la mezcla de las dos señales tal como se aprecia en la

Figura 2.2; este comportamiento es lo que hace al multiplicador un circuito muy útil I

II I

III IV

X es una entrada que puede tomar valores negativo y positivo

Y es una entrada, que puede tomar un valor positivo y negativo

Y

X 90°

360°

0°

270°

180°

18

sobre todo en aplicaciones tales donde es necesario adaptar señales analógicas a digitales y viceversa donde cada desplazamiento de fase permite codificar los datos para digitalizarlos.

Figura 2.3 Principio de operación básico del multiplicador analógico

Considerando estos aspectos es posible representar “el principio de operación del multiplicador es su forma más simple” en la ecuación (2.1) donde dos señales de entrada X,Y positivas o negativas son aplicadas a un circuito que entrega a la salida el producto lineal de las dos señales de entrada conservando su polaridad. El circuito que cumple esta propiedad es llamado “Multiplicador de cuatro cuadrantes”.

(

^{X Y}

)

K

Z = *

K = E1 Donde:

Z = Salida del multiplicador

E = Margen de la señal analógica K = Factor que determina la ganancia X = Señal de entrada positiva o negativa Y = Señal de Entrada positiva o negativa

(2.1)

± X ± Z

± Y

Normalmente suponemos que operadores de tipo general de señales analógicas deben ser capaces de manejar las señales de riel a riel con un determinado valor de amplitud de la señal de entrada , por lo tanto se debe asegurar que la señal de salida que entrega debe estar dentro del margen de la señal analógica. Así las consideraciones sobre la escala de amplitud deben ser utilizadas al seleccionar los factores de ganancia de modo tal que:

E Z ≤

Figura 2.4 Segmento de una señal senoidal y los valores que toma

Las condiciones de las variables de entrada permiten modelar multiplicadores de uno, dos o cuatro cuadrantes, aunque este último es el más utilizado en aplicaciones de comunicaciones y telefonía

En la Tabla 2.1 se presentan las condiciones de las variables de entrada y el signo correspondiente a cada cuadrante considerando que el seno 90° y de 270° valen 1, y – 1, tal como se aprecia en la figura 2.4; por otro lado el coseno de 0° y de 180° toman los valores de 1 y –1 respectivamente.

20

Número. de

Cuadrante Valor de las señales de

entrada

Número de

Cuadrante Valores de las señales de entrada

Primero X •\<• Tercero X ”\< ”

Segundo X ”\<• Cuarto X•\<”

Tabla 2.1 Signos permitidos para las variables de entrada en cada cuadrante

2.3 El multiplicador analógico y su comportamiento no ideal

En realidad en la ganancia del multiplicador existen imperfecciones derivados de las características propias del proceso de fabricación del transistor MOS, esto cambia un poco el concepto de la multiplicación ideal expresado en la ecuación (2.1)

Figura 2.5 (a) Idea básica del funcionamiento general de un multiplicador

En la Figura 2.5 (a) se presenta la idea básica del funcionamiento general de un multiplicador, se observa que para obtener el producto lineal de dos señales de entrada llamadas X,Y, éstas se aplican a un círcuito o componente no lineal que responde a le ley cuadrática donde la corriente varia en proporción al cuadrado con respecto a la señal de entrada [4] y los efectos de orden superior a dos son pequeños y se desprecian.

) (

) (

t Y

t X

Elemento no lineal

3 ....

2 + +

+

=aX bY cIn Z

Esquema de Cancelación

de la No Linealidad

[ ^{X ( t ) Y ( t )} ]

K Z =

+ -

+ -

Figura 2.5 (b) Curva característica del MOSFET en saturación, y la variación no lineal de la corriente con respecto a los voltaje

de umbral V_TH y de compuerta a fuente V_gs

La principal derivación de la función de multiplicación esta basada en la suposición del principio cuadrático característico del MOSFET y de la perfecta unión de sus elementos, de cualquier modo existen efectos no ideales que la afectan. Los transistores MOS al polarizarse en saturación entregan una respuesta casi perfecta a la ley cuadrática.

La Figura 2.5(b) muestra la curva característica del MOS en saturación, se observa claramente que los incrementos en los voltajes de umbral VTH y de compuerta a fuente VGS incrementan a corriente de drenaje Ids pero en la misma proporción, de modo tal que la respuesta que se obtiene a la salida del circuito no es lineal [6], esto se comprueba si se observa la ecuación para el cálculo de la corriente de drenaje , expresada en 2.2.

( )

²

2

1 sVgs Vth L

n W ds K

I  −



 



=  donde

Cox o

Kn =µ Parámetro de transconductancia dependiente del proceso de fabricación del transistor

Vgs= Voltaje de drenador a fuente Vth = Voltaje de umbral

W = Relación entre las dimensiones del transistorL

2.2

b = componente de segundo orden de la corriente

i=bv²

22

Sin considerar las dimensiones del transistor operando en la región de saturación la relación que existe entre voltajes y corrientes se expresa en la ecuación ( 2.3):

[ ]

² ₂

[

^{2 2 2}

]

2 ^{gs th gs gs th th}

d k V V k V V V V

i = − = − +

necesario que:

Vgs >Vth,Vds >_^Vgs −Vth_^

lo cual asegura que el transistor este en conducción.

2.3

La Tabla 2.2 presenta los métodos de inyección de la señal y esquemas de cancelación que pueden ser empleados para el diseño de los multiplicadores.

Saturación

gs2

V

2

Vgs

2

Vgb

2

Vgs

gs2

V

Elemento Cuadrático

Elemento Cuadrático

Elemento Cuadrático

Elemento Cuadrático

Celdas de Gilbert (Cuadrante simple)

Tabla 2.2 Diversos esquemas de cancelación de la no linealidad y métodos de Inyección de las señales de entrada que pueden ser empleados en el modelado de multiplicadores analógico considerando un solo transistor MOS operando en la región de saturación.

Para obtener una respuesta lineal es necesario introducir un esquema de cancelación que asegure un comportamiento casi ideal de la respuesta en frecuencia, condición que se cumple cuando el transistor esta en saturación, por lo que en la tabla 2.2 presentan solo los esquemas para esta región, cabe mencionar que también hay modelos para la región lineal.

En a Figura 2.6 se observan diversas formas en que pueden inyectarse las señales de entrada, éstas pueden ser expresadas como voltaje o corriente. Se sigue considerando el modelo para un solo transistor MOS operando en la región de saturación; condición necesaria para asegurar la estabilidad del circuito.

Aquí la corriente de drenaje I_d del MOS puede ser aplicable a operaciones con pequeños rangos de entrada lineal. y el valor que toma debe es proporcional al cuadrado de la suma de los valores de las señales de entrada.

Figura 2.6 Diversos métodos de Inyección de las señales de entrada del multiplicador

Al utilizar el esquema de cancelación se obtiene a la salida una respuesta lineal y con precisión ya que la linealidad que se obtenga a la salida del circuito determinará la capacidad del multiplicador analógico de operar a altas frecuencias; descrito en términos del ancho de banda. El ancho de banda en pequeña señal es definido como la frecuencia en la cual la salida esta a –3dB por debajo de su valor en baja frecuencia considerando un nivel de entrada constante.

Hay que tener en cuenta que existen dos tipos de linealidad o exactitud; estática y dinámica o respuesta frecuencial :

24

a).- Exactitud Estática.- Este término nos indica el porcentaje del margen en el que diferirá la respuesta del multiplicador real de la ideal, mientras las entradas estén dentro de los limites normales, dicho porcentaje se especifica sobre el valor el fondo de escala o rango de Y.

b).- Exactitud Dinámica.- Este término especifica el ancho de banda del multiplicador, limitado por la frecuencia donde la respuesta cae 3dB respecto a la nominal. Esto es una medida de la velocidad del multiplicador, aunque hay que tener en cuenta que pueden producirse errores de fase muy importantes antes de que la frecuencia de -3dB sea alcanzada

2.4 Principio de operación de multiplicador no ideal

Para describir las características de funcionamiento no ideal del multiplicador se definen los parámetros de desbalance y no linealidad, términos que se anexan a la expresión general (2.1) para obtener así la ecuación (2.2).

Z = K ⁽ X ^* Y ⁾ + [ K y Y + K y X + K o ] + ^{f ( X , Y )}

donde:

K = Ganancia del multiplicador ideal

Kx, Ky, Ko = Definen la cantidad de desviación de la condición ideal

(2.2)

Idealmente con una de las entradas igual a cero, la salida del multiplicador debe ser cero para cualquier valor que tome la otra entrada; considerando los términos de desbalances y no linealidad expresados en la ecuación (2.2), K_o, es la medida de desbalance de la salida cuando las entradas X, Y son igual a cero; Kx, y Ky, son los desbalances asociados a las entradas .

Si las dos linealidades son pequeñas, entonces Kx y Ky, corresponden a los cambios de desbalance en la señal del multiplicador por unidad de cambio en X o Y, cuando la otra señal se sujetada a cero . Por lo tanto en un multiplicador de alta precisión , se necesita minimizar los dos últimos términos de la ecuación (2.2) para determinar la ganancia real (K) del multiplicador.

El último término de la ecuación (2.2) presenta la cantidad de desviación de la respuesta lineal en la salida, la cual es muy difícil de reducir bajo alguna combinación de valores de entrada o ajustes de desbalance, ésta no linealidad es llamada Feddtrough o Error regenerado. En los multiplicadores este término indica la fuga o pérdida de la señal de entrada en su paso hacia la salida, es decir, es la medida de

Salida

Ideal No

Linealidad Términos de

desbalance

la señal de salida del multiplicador para algún valor especifico de la señal de entrada (X o Y) en un rango especifico, mientras el valor de la otra señal de entrada se sujeta a cero. El Feedthroug se incrementa rápidamente conforme aumenta la frecuencia debido a las diferencias dinámica de fabricación que existen entre los dispositivos del círcuito.

La respuesta que entrega el circuito presenta un error de linealidad el cual tiene una componente lineal de desbalance asociada a cada entrada y una componente no lineal ocasionada por los factores de no linealidad propias de la ley cuadrática característica del MOS; cabe aclarar que las componentes lineales de las entradas pueden ser anuladas pero las componentes no lineales permanecen y no se podrán anular[7].

y

x Y

X Y X

f( , )≈ ∈ + ∈ ^(2.3)

Si estos errores no lineales son pequeños, la no linealidad puede aproximarse a la ecuación (2.3), ya que a través de los dispositivos de interrupción solo se adicionan señales parásitas a las señales de entrada .

El error de linealidad se muestra en la Figura 2.7 el cual se representa como la máxima diferencia que existe entre la salida real del circuito y una “línea recta idealmente perfecta” considerando todos los pares de valores que toman las entradas X,Y; se aprecia en la figura 2.7.

Figura 2.7 Error de linealidad característico de la respuesta que entrega el multiplicador analógico

26

y x ∈

∈ , son los errores no lineales asociados con las entradas X ,Y que pueden ser expresados como un porcentaje de la escala completa de salida. Estos errores son importantes porque reflejan la respuesta y linealidad del multiplicador, principalmente a altas frecuencias.

Estos efectos no ideales incluyen degradación en el efecto de la movilidad, efecto de modulación de la longitud del canal de los transistores MOS , además de las uniones debido a la variaciones propias del proceso de fabricación.

2.5 Arquitectura del multiplicador analógico

Los multiplicadores analógicos se implementa empleando celdas primitivas de ganancia variable comúnmente conocidas como “Celdas de Gilbert”, cada celda opera en dos cuadrantes ya que la señal solo puede fluir en un solo sentido, duplicar la celda básica fácilmente garantiza la operación de los cuatro cuadrantes, esto se muestra en al figura 2.8

Estas celdas requieren entradas balanceadas para efectuar operaciones con pequeños rangos de entrada lineal, esto hace que cada celda se comporte como un circuito de entrada- simple, salida-simple .Cuando se trabaja con circuitos en modo corriente implica una “aproximación translineal”, por lo cual las celdas de ganancia variable debe modelarse con elementos que respondan a l “principio translineal”

Figura 2.8 Multiplicador de cuatro cuadrantes implementado con dos celdas translineales de ganancia variable o cuadradores.

Un elemento translineal puede considerarse a cualquier elemento físico que presente una relación lineal entre conductancia y corriente; y una correspondencia exponencial entre voltaje y corriente [15] .

El transistor MOS puede considerarse por sí mismo como un elemento translineal ideal [16] en las uniones p-n, ya que produce una corriente “I” exponencialmente controlada por un voltaje. El principio translineal en el transistor MOS es una translación directa de la relación exponencial voltaje – corriente y representa una limitante a la linealidad del circuito.

La ley de voltajes de Kirchoff´s indica que los voltajes en el transistor MOS están limitados por las corrientes de drenaje que fluyen en el transistor, tal como se muestra en la figura 2.9

Figura 2.9 (a) Símbolo ideal de un elemento translineal el cual produce una corriente “I”, exponencialmente controlada por un voltaje “V “. (b)Implementación del transistor MOS

como elemento translineal .

La ecuación de un lazo translineal es una herramienta básica para una amplia variedad de funciones electrónicas estáticas, las cuales son independientes del proceso y de la temperatura. En general se denomina “ Lazo Translineal” a un lazo cerrado que contiene un número par de elementos translinéales conectados opuestamente en las uniones del transistor. Como se muestra en la Figura 2.9-

∏ I

_CW

= ∏ I

_CCW ^(2.4)

a) b)