PROYECTO DE GRADO
Presentado a
LA UNIVERSIDAD DE LOS ANDES
FACULTAD DE INGENIER´
IA
DEPARTAMENTO DE INGENIER´
IA EL´
ECTRICA Y ELECTR ´
ONICA
Para obtener el t´ıtulo de
INGENIERO EL´
ECTRICO
por
Juan Sebasti´
an Hern´
andez Mart´
ınez
Bloque constructivo b´
asico para simulaci´
on de conversores
multi-modulares
Presentado el 09 de diciembre de 2015 frente al jurado:
Composici´
on del jurado
- Asesor: Gustavo Andr´es Ramos L´opez PhD, Profesor Asociado, Universidad de Los Andes - Jurado: Fredy Enrique Segura PhD, Profesor Asociado, Universidad de Los Andes
Agradecimientos
En estas cortas l´ıneas quiero expresar mi m´as sincero agradecimiento a todas aquellas personas que hicieron posible la culminaci´on de este Proyecto. En especial al Profesor Gustavo Ramos y los Estudi-antes Doctorales Miguel Hern´andez y David Celeita, quienes permanentemente apoyaron y asesoraron la realizaci´on del mismo.
Agradezco tambi´en la comprensi´on y ´animo brindado por parte de mi familia y amigos.
A todos ellos, muchas gracias.
Tabla de contenido
1 Introducci´on 3
1.1 Descripci´on de la problem´atica y justificaci´on del trabajo . . . 3
1.2 Alcance y productos finales . . . 3
1.3 Objetivos . . . 4
1.3.1 Objetivo General . . . 4
1.3.2 Objetivos Espec´ıficos . . . 4
2 Marco te´orico, conceptual e hist´orico 5 2.1 Marco Te´orico . . . 5
2.2 Marco Conceptual . . . 6
2.3 Marco Hist´orico . . . 7
3 Definici´on y especificaci´on del trabajo 8 3.1 Definici´on . . . 8
3.2 Especificaciones . . . 8
4 Metodolog´ıa del trabajo 10 4.1 Plan de trabajo . . . 10
4.2 Alternativas de desarrollo . . . 10
5 Trabajo realizado 13 5.1 Inversor monof´asico de medio puente . . . 14
5.2 Inversor trif´asico de cinco niveles . . . 20
5.3 Filtros utilizados . . . 25
5.3.1 Filtro RLC Inversor Monof´asico . . . 25
5.3.2 Filtro RLC Inversor Trif´asico . . . 26
6 Validaci´on del trabajo 27 6.1 Metodolog´ıa de prueba . . . 27
6.2 Evaluaci´on del plan de trabajo . . . 27
7 Discusi´on 29 8 Conclusiones y trabajos futuros 31 8.1 Conclusiones . . . 31
8.2 Trabajo Futuro . . . 31
Referencias 32
TABLA DE CONTENIDO iii
A Resultados detallados 35
A.1 Inversor monof´asico de medio puente . . . 35
A.1.1 Modelo de funci´on de transferencia . . . 35
A.1.2 Modelo de espacio de estados . . . 35
A.1.3 Modelo de Hammerstein-Wiener . . . 36
A.1.4 Carga resistiva . . . 36
A.1.5 Carga compleja . . . 40
A.2 Inversor trif´asico de cinco niveles . . . 44
A.2.1 Modelo de Hammerstein-Wiener . . . 44
A.2.2 Carga resistiva . . . 45
A.2.3 Carga compleja . . . 50
B Resumen Ejecutivo 55
C Propuesta inicial 58
´
Indice de figuras
5.1 Diagrama en bloques: Inversor monof´asico . . . 14
5.2 Diagrama en bloques: Etapa de control medio puente . . . 15
5.3 Filtro RLC monof´asico . . . 15
5.4 Modelo de funci´on de transferencia vs. Modelo circuital . . . 16
5.5 Modelo de espacio de estados vs. Modelo circuital . . . 17
5.6 Modelo Hammerstein-Wiener vs. Modelo circuital . . . 18
5.7 Salida en tiempo real de voltaje / 1000 sin filtrar de modelos circuital y de funci´on de transferencia . . . 19
5.8 FFT del Vout sin filtrar, inversor monof´asico . . . 20
5.9 Diagrama en bloques: Inversor trif´asico . . . 21
5.10 Subsistema conformado por dos bloques constructivos . . . 21
5.11 Diagrama en bloques: Etapa de control puente completo . . . 22
5.12 Voltaje fase-fase sin filtrar a la salida: Modelo circuital vs. Modelo de Hammerstein Wiener . . . 23
5.13 Voltaje trif´asico sin filtrar a la salida: Modelo circuital . . . 24
5.14 Salida en tiempo real de voltaje / 1000 fase fase sin filtrar del modelo circuital . . . 24
5.15 FFT del Vout sin filtrar, inversor trif´asico . . . 25
A.1 Voltaje de alimentaci´on DC . . . 36
A.2 Voltaje sin filtrar a la salida, modelo circuital . . . 36
A.3 Voltaje filtrado a la salida, modelo circuital . . . 37
A.4 Voltaje sin filtrar a la salida, modelo funci´on de transferencia . . . 37
A.5 Voltaje sin filtrar a la salida, modelo de espacio de estados . . . 37
A.6 Voltaje sin filtrar a la salida, modelo de Hammestein-Wiener . . . 37
A.7 Corriente sin filtrar a la salida, modelo circuital . . . 37
A.8 Corriente filtrada a la salida, modelo circuital . . . 37
A.9 Respuesta en frecuencia normalizada . . . 38
A.10 Voltaje de alimentaci´on DC / 1000 . . . 38
A.11 Voltaje sin filtrar a la salida / 1000, modelo circuital . . . 38
A.12 Voltaje filtrado a la salida / 100, modelo circuital . . . 39
A.13 Voltaje sin filtrar a la salida / 1000, modelo de funci´on de transferencia . . . 39
A.14 Voltaje sin filtrar a la salida / 1000, modelo circuital (amarillo) y modelo de funci´on de transferencia (azul) . . . 39
A.15 Corriente sin filtrar a la salida / 10, modelo circuital . . . 39
A.16 Corriente filtrada a la salida / 100, modelo circuital . . . 39
A.17 Voltaje de alimentaci´on DC . . . 40
A.18 Voltaje sin filtrar a la salida, modelo circuital . . . 40
A.19 Voltaje filtrado a la salida, modelo circuital . . . 40
A.20 Voltaje sin filtrar a la salida, modelo funci´on de transferencia . . . 40
A.21 Voltaje sin filtrar a la salida, modelo de espacio de estados . . . 41
´INDICE DE FIGURAS v
A.22 Voltaje sin filtrar a la salida, modelo de Hammestein-Wiener . . . 41
A.23 Corriente sin filtrar a la salida, modelo circuital . . . 41
A.24 Corriente filtrada a la salida, modelo circuital . . . 41
A.25 Respuesta en frecuencia normalizada . . . 42
A.26 Voltaje de alimentaci´on DC / 1000 . . . 42
A.27 Voltaje sin filtrar a la salida / 1000, modelo circuital . . . 42
A.28 Voltaje filtrado a la salida / 100, modelo circuital . . . 43
A.29 Voltaje sin filtrar a la salida / 1000, modelo de funci´on de transferencia . . . 43
A.30 Voltaje sin filtrar a la salida / 1000, modelo circuital (amarillo) y modelo de funci´on de transferencia (azul) . . . 43
A.31 Corriente sin filtrar a la salida / 10, modelo circuital . . . 43
A.32 Corriente filtrada a la salida, modelo circuital / 100 . . . 43
A.33 Voltaje de alimentaci´on DC . . . 45
A.34 Voltaje fase-fase sin filtrar a la salida en p.u., modelo circuital . . . 45
A.35 Voltaje fase-fase sin filtrar a la salida en V, modelo circuital . . . 45
A.36 Voltaje fase-neutro sin filtrar a la salida en p.u., modelo circuital . . . 45
A.37 Voltaje fase-neutro sin filtrar a la salida en V, modelo circuital . . . 46
A.38 Voltaje fase-neutro sin filtrar a la salida en V, modelo de Hammerstein-Wiener . . . 46
A.39 Voltaje fase-neutro sin filtrar a la salida en V, modelo circuital y Hammerstein-Wiener . 46 A.40 Voltaje fase-fase filtrado a la salida en p.u., modelo circuital . . . 46
A.41 Voltaje fase-fase filtrado a la salida en V, modelo circuital . . . 46
A.42 Voltaje fase-neutro filtrado a la salida en p.u., modelo circuital . . . 46
A.43 Voltaje fase-neutro filtrado a la salida en V, modelo circuital . . . 47
A.44 Corriente sin filtrar a la salida en A, modelo circuital . . . 47
A.45 Corriente filtrada a la salida en A, modelo circuital . . . 47
A.46 Respuesta en frecuencia normalizada . . . 48
A.47 Voltaje de alimentaci´on DC / 1000, modelo circuital . . . 48
A.48 Voltaje fase-fase sin filtrar a la salida en V / 1000, modelo circuital . . . 48
A.49 Voltaje fase-neutro sin filtrar a la salida en V / 1000, modelo circuital . . . 49
A.50 Voltaje fase-fase filtrado a la salida en V / 1000, modelo circuital . . . 49
A.51 Voltaje fase-neutro filtrado a la salida en V / 1000, modelo circuital . . . 49
A.52 Corriente sin filtrar a la salida en A / 100, modelo circuital . . . 49
A.53 Corriente filtrada a la salida / 100, modelo circuital . . . 49
A.54 Voltaje de alimentaci´on DC . . . 50
A.55 Voltaje fase-fase sin filtrar a la salida en p.u., modelo circuital . . . 50
A.56 Voltaje fase-fase sin filtrar a la salida en V, modelo circuital . . . 50
A.57 Voltaje fase-neutro sin filtrar a la salida en p.u., modelo circuital . . . 50
A.58 Voltaje fase-neutro sin filtrar a la salida en V, modelo circuital . . . 51
A.59 Voltaje fase-neutro sin filtrar a la salida en V, modelo de Hammerstein-Wiener . . . 51
A.60 Voltaje fase-neutro sin filtrar a la salida en V, modelo circuital y Hammerstein-Wiener . 51 A.61 Voltaje fase-fase filtrado a la salida en p.u., modelo circuital . . . 51
A.62 Voltaje fase-fase filtrado a la salida en V, modelo circuital . . . 51
A.63 Voltaje fase-neutro filtrado a la salida en p.u., modelo circuital . . . 51
A.64 Voltaje fase-neutro filtrado a la salida en V, modelo circuital . . . 52
A.65 Corriente sin filtrar a la salida en A, modelo circuital . . . 52
A.66 Corriente filtrada a la salida en A, modelo circuital . . . 52
A.67 Respuesta en frecuencia normalizada . . . 53
A.68 Voltaje de alimentaci´on DC / 1000, modelo circuital . . . 53
A.69 Voltaje fase-fase sin filtrar a la salida en V / 1000, modelo circuital . . . 53
A.70 Voltaje fase-neutro sin filtrar a la salida en V / 1000, modelo circuital . . . 54
A.71 Voltaje fase-fase filtrado a la salida en V / 1000, modelo circuital . . . 54
´INDICE DE FIGURAS vi
A.73 Corriente sin filtrar a la salida en A / 100, modelo circuital . . . 54 A.74 Corriente filtrada a la salida en A / 100, modelo circuital . . . 54
´
Indice de tablas
4.1 Cronograma inicial . . . 11
4.2 Cronograma real . . . 11
5.1 Porcentajes de similitud entre modelos matem´aticos y modelo circuital . . . 19
5.2 THD de las se˜nales de salida: Inversor monof´asico . . . 19
5.3 THD de las se˜nales fase-fase a la salida: Inversor trif´asico . . . 25
B.1 Porcentajes de similitud entre modelos matem´aticos y modelo circuital . . . 56
Resumen
Hoy en d´ıa, existe una amplia variedad de herramientas y metodolog´ıas de simulaci´on de conversores de potencia. En el proceso de dise˜no de los mismos, ser´ıa ´util contar con una herramienta que permita simular el comportamiento de los conversores en tiempo real, antes de implementarlos f´ısicamente, con el objetivo de estudiarlos y analizar diversos factores de su operaci´on que pueden no ser visibles ante la simulaci´on fuera de l´ınea.
Por este motivo, en este proyecto de grado se desarroll´o un estudio de conversores de potencia basados en bloques constructivos, que fueron simulados tanto en tiempo real como fuera de l´ınea por medio de diversas t´ecnicas de modelamiento como modelos circuitales, funciones de transferencia, representa-ciones en espacio de estados y modelos de Hammerstein-Wiener. Se utiliz´o una metodolog´ıabottom-up partiendo de la simulaci´on de un inversor formado a partir de un solo bloque y llegando a simular un inversor trif´asico de cinco niveles, compuesto por doce de ellos. Se realizaron comparaciones por-centuales de la similitud entre los modelos matem´aticos y circuitales simulados y an´alisis de distorsi´on arm´onica total. Se obtuvo como resultado que los modelos matem´aticos suelen ser m´as complicados que los circuitales, especialmente cuando se pretende simular topolog´ıas complejas, formadas por varios bloques. Sin embargo, hay modelos matem´aticos que pueden ser muy ´utiles al simular inversores como el modelo de Hammerstein-Wiener. Se not´o que se producen claras mejor´ıas en la THD de los voltajes y corrientes de salida de los conversores cuando se utilizan topolog´ıas mutinivel y que la utilidad de este proyecto se encuentra principalmente en la facilidad de replicar los bloques constructivos para formar diversas topolog´ıas.
Summary
Now a days, it exists a huge variety of tools and methodologies to simulate power converters. During the design process of the converters it would be helpful to have the support of a tool to simulate the converters in real time, before implementing them physically, with the objective of studying and analyzing different operational factors that may not be seen through offline simulation.
For this reason, in this project it was conducted a study about power converters based on building blocks, that were simulated both offline and in real time through different modeling techniques such as circuit models, transfer functions, space state representations and Hammerstein-Wiener models. This was developed using a bottom-up methodology, first simulating an inverter composed by only one block and finally a five level three fase inverter, composed by twelve of them. Percentage similar-ity comparisons were carried out between the mathematical and circuit models and a total harmonic distortion analysis. It resulted that the mathematical models use to be more complicated than circuit models, especially when it is pretended to simulate complex topologies composed by several blocks. However, there are mathematical models that may be very useful when simulating inverters, such as the Hammerstein-Wiener model. It was noticed that the voltage and current THD improves at the output of the converters when multilevel topologies are used and that the value of this project is found mainly in the simplicity of replicating the blocks to constitute varied topologies.
Cap´ıtulo 1
Introducci´
on
1.1
Descripci´
on de la problem´
atica y justificaci´
on del trabajo
Actualmente, se cuenta con m´ultiples herramientas y metodolog´ıas de simulaci´on de conversores de electr´onica de potencia y los componentes que los conforman. Sin embargo, muchas de estas simu-laciones se llevan a cabo fuera de l´ınea (offline), arrojando al usuario datos que muchas veces no se acercan tanto al comportamiento que tendr´ıa un conversor construido f´ısicamente debido a diferentes factores como los retrasos que se producen en el proceso de simulaci´on y adem´as, al modelamiento de sistemas que pueden no ser tan elementales.
Este proyecto, entonces, se llev´o a cabo con el objetivo de proveer una herramienta sencilla de sim-ulaci´on en tiempo real de conversores de electr´onica de potencia, que permita de una manera m´as asequible estudiar y dise˜nar los conversores previamente mencionados, arrojando adem´as datos m´as exactos que las simulaciones fuera de l´ınea.
Actualmente, en la industria de la electr´onica de potencia est´an en auge los conversores de diversos tipos y su proceso de dise˜no suele ser m´as costoso de lo que podr´ıa ser si muchos de los aspectos a mejorar se evidenciaran durante el proceso de simulaci´on en lugar de evidenciarse despu´es de haber construido un circuito. Es por esto que la realizaci´on de este proyecto facilitar´ıa el estudio, simulaci´on y dise˜no de conversores de electr´onica de potencia de una forma menos costosa y m´as segura que la producci´on y experimentaci´on con tarjetas reales de conversi´on.
1.2
Alcance y productos finales
Este Proyecto de Grado pretende proveer una herramienta que permita simular y dise˜nar f´acilmente conversores de electr´onica de potencia construidos a partir de un bloque constructivo b´asico. Esta herramienta se desarroll´o en un dispositivo FPGA (Field Gate Programmable Array) de simulaci´on en tiempo real. Sin embargo, con el objetivo de tener m´ultiples perspectivas de lo que las diferentes formas de modelamiento pueden ofrecer al usuario, la herramienta provista finalmente incluye simula-ciones en tiempo real utilizando tanto modelos circuitales como modelos matem´aticos de los conversores construidos a partir del bloque constructivo b´asico. Los conversores simulados en estos dispositivos no tienen la capacidad de transmitir potencia para aplicaciones industriales de media y alta tensi´on. Los procesos que se simulan en estos dispositivos son apenas representaciones a peque˜na escala de lo que un conversor de mayor potencia ser´ıa capaz de transmitir f´ısicamente. Es decir, la simulaci´on en tiempo real de conversores en una FPGA se asimila en muchos aspectos al comportamiento f´ısico real de una tarjeta de conversi´on. Sin embargo, esto no hace este tipo de simulaci´on una forma v´alida de
CAP´ITULO 1. INTRODUCCI ´ON 4
reemplazar la funci´on de una tarjeta de conversi´on real.
Adem´as de modelar los conversores de formas diferentes, se model´o no solo un bloque constructivo b´asico, sino que a partir de este se form´o un inversor de cinco niveles, como ejemplo de la capacidad de sencillo escalamiento que tienen los conversores formados a partir de este tipo de celdas constructivas.
1.3
Objetivos
1.3.1
Objetivo General
Hacer un estudio para proveer una herramienta que facilite el dise˜no y simulaci´on de conversores basados en bloques constructivos. Una ventaja adicional de esta herramienta es permitir el f´acil escalamiento de conversores modulares.
1.3.2
Objetivos Espec´ıficos
• Implementar, analizar y comprender el funcionamiento de un conversor basado en bloques con-structivos simulado en Simulink.
• Caracterizar el modelo continuo de esta celda para obtener ecuaciones en diferencias del mismo y as´ı poderlo programar en una FPGA.
• Validar la simulaci´on realizada en la FPGA por medio de comparaci´on con el modelo simulado en Simulink.
Cap´ıtulo 2
Marco te´
orico, conceptual e
hist´
orico
2.1
Marco Te´
orico
Las necesidades humanas, cada d´ıa m´as dependientes en las energ´ıas f´osiles, est´an ampliando los re-cursos invertidos para el desarrollo de nuevas, m´as baratas y m´as limpias energ´ıas que no provengan de recursos f´osiles [14]. Adicionalmente, las necesidades de dise˜nar dispositivos de baja y media tensi´on, ´
utiles para aplicaciones de alta tensi´on, han puesto en auge los conversores de potencia. Teniendo en cuenta la clasificaci´on que hace [14] acerca de los conversores y su tipo de control, los conversores a simular en este Proyecto son de niveles de potencia medios, para ser utilizados en aplicaciones de alta potencia. En esta categor´ıa se cuenta entonces con conversores con diodos enclavados, de capacitancia flotante y puentes H en cascada.
Franquelo L. G., et al, en [14] clasifican los conversores de alta potencia en dispositivos de conversi´on directa y dispositivos de conversi´on indirecta. Estos ´ultimos se dividen en los que operan con fuentes de corriente y los que operan con fuentes de voltaje. A su vez, los ´ultimos se subdividen en conversores multinivel y conversores de dos niveles; los primeros de estos pueden tener una sola fuente DC o varias de ellas. Cuando tienen varias fuentes DC aisladas aparece la topolog´ıa Puente-H en cascada. Los mismos autores, hacen referencia a los tipos de modulaci´on que se pueden utilizar para controlar cada tipo de conversor, aunque la etapa de control no es aquella en la cual se enfoca este Proyecto.
[18] hace referencia a las diversas formas en las que se puede controlar un inversor, dependiendo de su topolog´ıa. Para topolog´ıas Puente-H en cascada se exponen las t´ecnicas de modulaci´on por fase desplazada y modulaci´on por nivel desplazado. En dicho documento se puede estudiar a profundidad en qu´e consiste cada una de estas. Particularmente, la modulaci´on por fase desplazada opera con m-1 ondas triangulares portadoras, donde m es el n´umero de niveles de voltaje del inversor a simu-lar/implementar. El desfase entre ellas se calcula con la ecuaci´on 2.1.
ϕcr=
360◦
m−1 (2.1)
Estas ondas triangulares se comparan con una onda sinusoidal para el caso de la modulaci´on SPWM. Cuando se cumplen ciertos par´ametros como que la onda sinusoidal o moduladora es mayor o menor que las ondas triangulares portadoras, se produce la activaci´on o disparo de algunos de los dispos-itivos semiconductores que hacen parte del conversor. En caso contrario, son otros los disposdispos-itivos semiconductores que se activan y as´ı sucesivamente, de manera c´ıclica. La relaci´on de las frecuencias y amplitudes de las ondas portadores con la moduladora determina los ´ındices de modulaci´on de
CAP´ITULO 2. MARCO TE ´ORICO, CONCEPTUAL E HIST ´ORICO 6
cuencia y amplitud, respectivamente, como se muestra en las ecuaciones 2.2 y 2.3.
mf =
fcr
fm
(2.2)
ma=
Um
Ucr
(2.3) Dondemf es el ´ındice de modulaci´on de frecuencia,fcr la frecuencia de las se˜nales portadoras,fm la
frecuencia de la se˜nal moduladora,mael ´ındice de modulaci´on de amplitud,Umla amplitud de la se˜nal
moduladora yUcr la amplitud de las portadoras [18]. Adicionalmente, la frecuencia de conmutaci´on
del inversor se puede aproximar como la frecuencia del arm´onico dominante en la salida del inversor cuando se utiliza modulaci´on por fase desplazada, como se muestra en la ecuaci´on 2.4.
finv= (m−1)fcr (2.4)
2.2
Marco Conceptual
Hoy en d´ıa, el ´area de la electr´onica de potencia cuenta con la existencia de m´ultiples topolog´ıas de conversores, con diferentes funciones y aplicaciones. Es esta diversidad de aplicaciones la que ha mo-tivado la necesidad de crear conversores basados en bloques b´asicos que permitan construir diferentes topolog´ıas a partir de la conexi´on de varios de ellos. ”Se est´a desarrollando una nueva tecnolog´ıa en el ´area de la electr´onica de potencia con la participaci´on de importantes investigadores en el mundo, la cual consiste en la implementaci´on de un nuevo m´etodo de dise˜no basado en los que se denominan bloques constructivos de electr´onica de potencia, que permitan versatilidad y eficiencia cuando sea necesario utilizar elementos como conversores AC/DC, DC/DC o DC/AC” [12].
El concepto de PEBB o Bloques Constructivos de Electr´onica de Potencia es el programa de desa-rrollo de tecnolog´ıa de electr´onica de potencia de la Marina de los E.E.U.U. Este programa pretende satisfacer, a futuro, las necesidades de la Marina con tecnolog´ıa disponible comercialmente. La idea consiste en crear una arquitectura plug and play que es similar, de cierta manera, a la arquitectura f´ısica de los computadores personales. De esta manera m´ultiples m´odulos de potencia podr´ıan ser conectados y la configuraci´on operacional para hacerlos operar de forma simult´anea se llevar´ıa a cabo autom´aticamente. En pocas palabras, este tipo de arquitectura permitir´ıa reducir los costos aumen-tando las funcionalidades de los dispositivos [13].
La necesidad de r´apidamente replicar los sistemas que se dise˜nan en la actualidad (conversores, en este caso en particular) es por la que se estudiar´a un bloque b´asico y replicable que se caracteriza por la modularidad. Dentro de las m´ultiples aplicaciones que tienen este tipo de conversores est´an las microrredes, bater´ıas de plomo-´acido [11], conversores de potencia en microrredes [7] y, en gen-eral, aplicaciones en las que se hace uso de diversas topolog´ıas de conversores de electr´onica de potencia.
Se pueden observar beneficios adicionales del uso de conversores de m´as de un m´odulo. Por ejemplo, bajo ciertas circunstancias del control de los m´odulos, se puede lograr un mejoramiento del factor de potencia, mejoramiento de la frecuencia de conmutaci´on y, por lo anterior, una mejor calidad en la corriente de entrada y el voltaje de salida comparados con el caso de un control PWM [15]. La realizaci´on de este proyecto de grado de conversores modulares se desprende a partir de la idea de simulaci´on en tiempo real de conversores modulares multinivel en FPGA con pasos de tiempo menores al microsegundo [16].
CAP´ITULO 2. MARCO TE ´ORICO, CONCEPTUAL E HIST ´ORICO 7
2.3
Marco Hist´
orico
En el desarrollo de este proyecto de grado se tuvieron en cuenta los alcances del Proyecto de Fin de Carrera “Dise˜no y Fabricaci´on de Conversores de Energ´ıa Basados en el Concepto de Bloques Con-structivos de Electr´onica de Potencial – PEBB” [9], teniendo en cuenta que no se implementaron conversores f´ısicamente sino que se trabaj´o en el desarrollo de la simulaci´on de los mismos con el fin de facilitar el posterior dise˜no de estos, evitando as´ı la realizaci´on de procesos repetidos. Esto se lograr´ıa validando los modelos, previamente, por medio de las simulaciones que se mencionan en este documento.
Se puede entonces afirmar que se ha hecho ya trabajo en cuanto al concepto de bloques constructivos. Sin embargo, no se cuenta a´un con una amplia variedad de herramientas que permitan sencillamente dise˜nar conversores de cualquier topolog´ıa a partir de los bloques constructivos que provea al usuario de diversas simulaciones y casos de estudio. Adem´as, la mayor´ıa de herramientas que existen son aquellos conocidos software de simulaci´on circuital o por ecuaciones diferenciales, que suelen ser fuera de l´ınea. Es decir, no se conocen casos de simulaci´on de conversores de potencia basados en bloques constructivos que hayan sido ampliamente simulados y estudiados en tiempo real. En cuanto a los m´etodos de modelamiento matem´atico de las diversas topolog´ıas de conversores, tampoco se cuenta con una gran diversidad de comparaciones del comportamiento de este tipo de modelos con respecto a los modelos circuitales.
En relaci´on con los software y dispositivos que se utilizar´an para simular los conversores en tiempo real es posible encontrar amplia bibliograf´ıa solamente en lo que a simulaci´on fuera de l´ınea se refiere. Los mismos desarrolladores de uno de los software a utilizar presentan informaci´on concerniente al tema en [6]. Biswal A., desarrolla un modelo circuital de un inversor de 9 niveles en [8]. Este es desarrollado en la plataforma de simulaci´on Simulink, de MATLAB. No se conocen casos de simulaci´on en tiempo real de estos u otros modelos utilizando alg´un dispositivo OPAL-RT. Por otra parte, fabricantes como National Instruments ofrecen productos que incluyen el inversor mismo como [3]. Es decir, productos que son ´utiles para el desarrollo de sistemas de control de inversores, m´as que para el dise˜no de los conversores de potencia propiamente.
Se puede observar, entonces, que aunque existen diversos recursos que permiten realizar an´alisis de conversores de potencia, no hay una herramienta o metodolog´ıa que permita, por ejemplo, comparar el comportamiento y los resultados obtenidos a partir de cada uno de estos recursos; llamando recursos todos aquellos software, t´ecnicas, m´etodos y dispositivos que se mencionaron anteriormente que han sido ampliamente usados en otros tipos de desarrollo e investigaciones.
Cap´ıtulo 3
Definici´
on y especificaci´
on del
trabajo
3.1
Definici´
on
En el ´area de la electr´onica de potencia se han hecho m´ultiples intentos por simular y de esta manera estudiar el comportamiento de diversas topolog´ıas de conversores. A pesar de que se cuenta con nu-merosas simulaciones de topolog´ıas modulares de conversores, este es un tema en desarrollo al que se pueden hacer varios aportes. El hecho de estudiar una alternativa de simulaci´on y dise˜no para facilitar el desarrollo de conversores modulares, que adicionalmente permita escalar f´acilmente este tipo de conversores, ser´ıa un importante avance en cuanto a este aspecto.
Particularmente, ser´ıa una ventaja contar con sencillas herramientas de simulaci´on en tiempo real y dise˜no de conversores modulares. Estas permitir´ıan estudiar su aplicaci´on para el uso en la indus-tria debido a los beneficios que se obtienen con el uso de FPGA (Field Programmable Gate Array) como las altas velocidades de operaci´on que es posible lograr, ideales para casos de aplicaci´on como este.
3.2
Especificaciones
El trabajo desarrollado durante este Proyecto de Grado incluye la obtenci´on de simulaciones en tiempo real, modelando conversores de electr´onica de potencia de forma circuital y matem´atica, formados a partir de una celda constructiva b´asica que ofrece la posibilidad de construir conversores f´acilmente es-calables. La herramienta construida provee una soluci´on computacional al dise˜no y la experimentaci´on con conversores. Este proyecto permite al usuario estudiar el comportamiento en tiempo real de m´ultiples topolog´ıas que, a diferencia de las simulaciones fuera de l´ınea (offline), pone en evidencia diferentes factores, errores y/o aspectos a mejorar en el momento de dise˜nar un conversor.
A pesar de que las simulaciones en tiempo real ofrecen un comportamiento del sistema mucho m´as parecido al que tendr´ıa una tarjeta de conversi´on real que el que se puede obtener en una simulaci´on fuera de l´ınea, el comportamiento del sistema nunca ser´a completamente igual al del conversor f´ısico. Esto se debe a que en el proceso de modelamiento es pr´acticamente imposible modelar de manera exacta y precisa cada una de las variables que influyen en el comportamiento del conversor. Adicional-mente, debido a las restricciones de potencia del equipo de simulaci´on en tiempo real que se utiliz´o (OPAL-RT), la potencia que es capaz de transmitir un conversor simulado en uno de estos dispositivos es apenas una representaci´on de lo que en realidad se esperar´ıa obtener de una tarjeta de conversi´on. Es decir, este modelo de simulaci´on en tiempo real resulta ´util como herramienta de dise˜no, pruebas y
CAP´ITULO 3. DEFINICI ´ON Y ESPECIFICACI ´ON DEL TRABAJO 9
Cap´ıtulo 4
Metodolog´ıa del trabajo
Para el desarrollo de este Proyecto de Grado se utiliz´o una metodolog´ıa bottom-up consistente en desarrollar detalladamente cada uno de los componentes y partes que hacen parte de los conversores simulados. Despu´es de tener cada una de las partes funcionales b´asicas operando correctamente, se procedi´o a unificarlas para llegar al producto final de simular un inversor trif´asico de cinco niveles con el respectivo control de cada una de las celdas. Se inici´o entonces por la construcci´on y simulaci´on de un inversor monof´asico de medio puente, conformado por un solo bloque constructivo, hasta llegar a la simulaci´on en tiempo real del inversor trif´asico de cinco niveles, compuesto por seis bloques construc-tivos.
Teniendo en cuenta la clasificaci´on de los conversores de alta potencia presentada en el Marco Te´orico de este documento, se aclara que las topolog´ıas simuladas en este Proyecto son Puente-H en cascada, correspondiente a conversores multinivel y la de conversores de dos niveles solamente. Estos hacen parte de la categor´ıa de conversores de alta potencia de conversi´on indirecta y que operan con fuentes de voltaje. En cuanto al control o modulaci´on de los conversores, aunque la etapa de control no es en la que hace ´enfasis este trabajo, se utiliz´o modulaci´on PWM con fase desplazada (phase shifted PWM).
4.1
Plan de trabajo
Inicialmente, se ten´ıa prevista la realizaci´on de los objetivos de este proyecto en el orden en que los mismos se presentan en este documento. Sin embargo, con la curva de aprendizaje con que se desarroll´o el proyecto se evidenci´o la facilidad y beneficios de simular un conversor multimodular (inversor de cinco niveles) en el software Simulink, utilizando modelos circuitales, luego de simular la celda b´asica inicial y antes de obtener alg´un modelo matem´atico de la misma. Es decir, se desarrollaron primero las simulaciones del modelo circuital fuera de l´ınea, luego en tiempo real (modelo circuital, OPAL-RT) y finalmente s´ı se obtuvieron los modelos matem´aticos para ser programados en la FPGA.
En la tabla 4.1 se puede observar un cronograma de c´omo se planearon inicialmente las actividades. Luego, en la tabla 4.2 se observa el cronograma de c´omo se ejecutaron en realidad las actividades a lo largo del segundo semestre del a˜no 2015, periodo en el que se llev´o a cabo el proyecto.
4.2
Alternativas de desarrollo
Hay dos posibles aproximaciones a la soluci´on que se quiere hallar. Las diferencias entre una y otra radican principalmente en el dispositivo FPGA a utilizar para realizar las simulaciones en tiempo real tanto de los modelos circuitales como de los modelos matem´aticos. La primera de ellas consiste en
CAP´ITULO 4. METODOLOG´IA DEL TRABAJO 11
Tabla 4.1: Cronograma inicial
Tarea Duraci´on Comienzo Fin
Simulaci´on de celda en Simulink 3 semanas 27/07/2015 14/08/2015 Caracterizaci´on de la celda para
obtener ecuaciones en diferencias 2 semanas 17/08/2015 28/08/2015 Programaci´on de la celda en FPGA 4 semanas 31/08/2015 25/09/2015 Validaci´on de las simulaciones en
FPGA y Simulink 2 semanas 28/09/2015 09/10/2015 Simular conversor con m´as de una
celda 4 semanas 12/10/2015 06/11/2015
Realizaci´on del documento final 3 semanas 09/11/2015 27/11/2015
Tabla 4.2: Cronograma real
Tarea Duraci´on Comienzo Fin
Simulaci´on de una celda en Simulink 3 semanas 27/07/2015 14/08/2015 Simular conversor con m´as de una celda
en Simulink 1 semana 17/08/2015 21/08/2015
Simulaci´on en tiempo real de bloque b´asico
+ Conversor multimodular (OPAL-RT) 3 semanas 24/08/2015 11/09/2015 Validaci´on de las simulaciones en OPAL-RT
y Simulink 1 semana 07/09/2015 11/09/2015
Obtenci´on de modelos matem´aticos 2 semanas 14/09/2015 25/09/2015 Simulaci´on en tiempo real de bloque b´asico
por modelo matem´atico 4 semanas 28/09/2015 23/10/2015 Validaci´on de las simulaciones de modelo
matem´atico y circuital 2 semanas 26/10/2015 06/11/2015 Realizaci´on del documento final 3 semanas 09/11/2015 27/11/2015
CAP´ITULO 4. METODOLOG´IA DEL TRABAJO 12
realizar las simulaciones en el dispositivo OPAL-RT por medio del software Simulink. La segunda consiste en realizar las simulaciones en el dispositivo c-RIO por medio delsoftware LabVIEW.
Se opt´o por la primera opci´on debido a que en el software Simulink, de MATLAB, es posible simular tanto modelos matem´aticos como modelos circuitales. Utilizar el software LabVIEW hubiese impli-cado hallar solamente los modelos matem´aticos y estudiar diversos casos, ya que en este no es posible simular modelos circuitales en los que simplemente se incluyan los componentes electr´onicos del con-versor que se desea simular y sea el programa mismo el que realice los c´alculos considerando un modelo matem´atico propio de la representaci´on circuital a la que tiene acceso el usuario.
En cuanto a la obtenci´on del modelo matem´atico de los conversores que se simularon en este proyecto pueden ser utilizadas diversas t´ecnicas de identificaci´on de sistemas, como el modelamiento de sistemas no lineales por modelo ARMAX, obtenci´on de la funci´on de transferencia del sistema, obtenci´on de la respuesta impulso del sistema, etc. Sin embargo, las no linealidades y las caracter´ısticas de voltajes y corrientes rizados que se producen a partir de este tipo de t´ecnicas hacen algunos de los modelos obtenidos poco estables. Por su parte, la complejidad matem´atica de la obtenci´on del modelo del conversor por medio del m´etodo generalizado supera los objetivos y alcances de este proyecto. Por lo anterior se utiliz´o la herramienta de identificaci´on de sistemas del software MATLAB, que permite obtener, por medio de diferentes m´etodos, las ecuaciones en espacio de estados, funci´on de transferen-cia, etc., caracter´ısticos de un sistema solamente a partir de la entrada y salida del mismo.
Cap´ıtulo 5
Trabajo realizado
Como datos importantes a tener en cuenta est´an el valor de alimentaci´on DC del inversor, correspon-diente a 4,16 kV; la frecuencia de la onda moduladora, corresponcorrespon-diente a 60 Hz, valor nominal de la frecuencia de la red en Colombia; la frecuencia de la onda portadora, de 540 Hz, con el objetivo de obtener un ´ındice de modulaci´on de frecuencia impar (para no tener arm´onicos pares en las se˜nales de voltaje y corriente resultantes), m´ultiplo de 3 (para no incluir arm´onicos m´ultiplos de 3 en las se˜nales de voltaje y corriente resultantes) y menor o igual a 9 para no tener posteriores inconvenientes de operaci´on del sistema a altas frecuencias. Adicionalmente, Mohan N, et al, en [17] afirman que las frecuencias de modulaci´on altas aumentan las p´erdidas de conmutaci´on. Sin embargo, las frecuencias ´
optimas suelen estar entre los 6 kHz y los 20 kHz. Otro par´ametro importante corresponde al valor de la carga del inversor, que para el caso monof´asico corresponde a 0,33 MW (potencia activa), 3,33 kVA (potencia reactiva inductiva) y -3,33 kVA (potencia reactiva capacitiva) y para el caso trif´asico 1 MW (potencia activa), 10 kVA (potencia reactiva inductiva) y -10 kVA (potencia reactiva inductiva).
El ´ındice de modulaci´on de amplitud seleccionado fue dema = 1 con el objetivo de no tener
sobremodu-laci´on y forzar los dispositivos semiconductores MOSFET a operar en la regi´on lineal. Adicionalmente, se aclara que la operaci´on de los semiconductores de potencia en el modo no lineal no hace parte del alcance de este Proyecto.
La diferencia entre una simulaci´on por software ´unicamente y la simulaci´on en tiempo real est´a en que en esta ´ultima el comportamiento del dispositivo simulado es muy similar a como se comportar´ıa el conversor implementado f´ısicamente, como se ver´a en los resultados presentados en este Cap´ıtulo. A diferencia de este tipo de simulaci´on, la que es fuera de l´ınea puede arrojar datos deseables e ideales pero que en la implementaci´on f´ısica podr´ıan no llegar a satisfacer las necesidades del usuario.
Con el fin de no presentar resultados repetidos, se expondr´an a continuaci´on los casos de estudio con cargas complejas de los conversores monof´asico de medio puente y trif´asico de cinco niveles. Esto se debe a que los resultados con carga resistiva son bastante similares y, como es de esperar, el caso de carga compleja suele ser m´as cr´ıtico. Por lo anterior, la totalidad de los resultados tanto de los casos de estudio con cargas resistivas como con cargas complejas, se presentan en el Ap´endice Resultados detallados.
Se debe hacer precisi´on que para lograr los resultados aqu´ı alcanzados se tuvo en cuenta constantemente el documento ”Adquisici´on de se˜nales an´alogas de voltaje y corriente” con que cuenta el Laboratorio de la Universidad de los Andes para hacer uso correcto del dispositivo OP4500, junto al manual del usuario del equipo correspondiente.
CAP´ITULO 5. TRABAJO REALIZADO 14
5.1
Inversor monof´
asico de medio puente
Se simul´o un inversor monof´asico de medio puente. Este es el inversor m´as b´asico que se puede con-struir utilizando bloques constructivos, teniendo en cuenta que utiliza uno solo de estos. Cabe anotar que la potencia obtenida como resultado de una conversi´on DC-AC por medio de este inversor, es la mitad de la potencia que alcanzar´ıa un inversor de puente completo. Sin embargo, debido a que se deseaba simular, inicialmente, la topolog´ıa m´as sencilla posible debido a la metodolog´ıa bottom-up adoptada durante el desarrollo del presente proyecto, se simul´o en primera instancia el inversor de medio puente.
En la figura 5.1 se presenta el diagrama en bloques del inversor monof´asico de medio puente. En esta se puede evidenciar que el inversor est´a compuesto por dos mosfets de potencia conectados a la etapa de control, a la fuente DC de alimentaci´on y entre ellos. A la salida se conecta un filtro RLC que no es el enfoque de este Proyecto pero se incluye normalmente como parte fundamental de una etapa de inversi´on con el fin de obtener una se˜nal sinusoidal a la frecuencia deseada ´unicamente. Al filtro se conecta una carga compleja (RLC). Son entonces estos dos transistores de potencia la celda b´asica a partir de la cual se pueden formar diversas topolog´ıas de conversores.
Figura 5.1: Diagrama en bloques: Inversor monof´asico
A pesar de que la etapa de control puede llevarse a cabo con una amplia diversidad de t´ecnicas existentes, en este caso en particular se utiliz´o un control PWM sinusoidal de portadoras con fase desplazada. En la figura 5.2 se observa que este tipo de control consiste en la generaci´on de una onda triangular que es comparada con una sinusoidal. Se determina si este valor es menor o igual a cero, con lo que se obtiene un tren de pulsos encargado de alternar la conducci´on de los dispositivos semiconductores para formar la onda de salida (que no es sinusoidal antes de ser filtrada).
Adem´as, en la figura 5.3 se puede apreciar la composici´on del filtro RLC cuyos detalles se presentan en el numeral 5.3.1 del presente cap´ıtulo. La funci´on principal del filtro es, a partir de un tren de
CAP´ITULO 5. TRABAJO REALIZADO 15
Figura 5.2: Diagrama en bloques: Etapa de control medio puente
pulsos con ancho variable saliente de los semiconductores, formar una onda, idealmente, puramente sinusoidal. Esta onda es el voltaje AC utilizado en diversas aplicaciones como la alimentaci´on de dis-positivos como motores en la industria y en electrodom´esticos, entre otras.
Figura 5.3: Filtro RLC monof´asico
Se realizaron diversas simulaciones en tiempo real y fuera de l´ınea que permiten realizar compara-ciones entre los resultados obtenidos. Adem´as de realizar simulaciones fuera de l´ınea, en este proyecto se probaron diferentes formas de modelar el inversor monof´asico con el objetivo de realizar compara-ciones entre ellas. Las simulacompara-ciones fuera de l´ınea se realizaron en elsoftware Simulink, de MATLAB. Utilizando este mismo programa, por medio del RT-LAB se program´o el dispositivo OPAL-RT para realizar las simulaciones en tiempo real. Se presentan a continuaci´on los resultados obtenidos en ambos tipos de simulaci´on y se expone una comparaci´on entre la simulaci´on del modelo circuital con diversos m´etodos matem´aticos de modelar el inversor.
Antes de presentar cada uno de los m´etodos de modelaci´on se aclara que los modelos de funci´on de transferencia, espacio de estados y Hammerstein-Wiener del inversor fueron hallados utilizando el tool-boxde identifiaci´on de sistemas de MATLAB. Este permite, a partir de la entrada y la salida obtenida de un sistema, formular diversos modelos que, en lo posible, se comportan como el sistema que est´an
CAP´ITULO 5. TRABAJO REALIZADO 16
modelando.
En la figura 5.4 se puede observar, sobre los mismos ejes, la gr´afica del comportamiento del voltaje modelo circuital, en color rojo, comparada con el comportamiento del voltaje del modelo de funci´on de transferencia. La funci´on de transferencia obtenida con eltoolbox de identificaci´on de sistemas de MATLAB se presenta en la ecuaci´on 5.1. Como all´ı se puede apreciar, la funci´on de transferencia deter-minada en este programa corresponde a tiempo discreto (debido a que las simulaciones en el OPAL-RT se hacen con determinado tiempo de muestreo, que necesariamente hace el sistema discreto). Esta tiene tres polos y dos ceros. El usuario puede especificar si desea obtener una funci´on de transferencia con diferente n´umero de polos o ceros a los seleccionados en este caso. Sin embargo, aumentar este n´umero incrementa considerablemente la capacidad computacional necesaria para determinar un modelo en un lapso de unos pocos segundos.
Para este ejemplo se seleccion´o un modelo de pocos ceros y polos (3 y 2, respectivamente) puesto que incrementar este n´umero no representaba valiosas mejoras en el modelo obtenido, en relaci´on con la capacidad computacional requerida para calcular los modelos de forma r´apida.
F(z) = 2080z
2−2080z
z3−1,109z2+ 0,2174z−0,1062 (5.1)
Figura 5.4: Modelo de funci´on de transferencia vs. Modelo circuital
Con el objetivo de cumplir a cabalidad los objetivos del presente Proyecto se presenta a continuaci´on la transformada Z inversa de la funci´on de transferencia discreta hallada utilizando eltoolbox de iden-tificaci´on de sistemas de MATLAB, que da como resultado la ecuaci´on en diferencias que se esperaba
CAP´ITULO 5. TRABAJO REALIZADO 17
obtener seg´un el segundo objetivo espec´ıfico de este trabajo, presentado en el Cap´ıtulo Introducci´on del presente documento. La transformada Z inversa se calcula a partir de la funci´on de transferencia discreta presentada en la ecuaci´on 5.1. Sin embargo, en el trabajo realizado se hall´o que no es necesario contar con esta ecuaci´on sino que basta la funci´on de transferencia discreta para simular el modelo del conversor en la FPGA OP4500. La ecuaci´on en diferencias hallada se presenta en 5.2.
y(k) = 2080 (0,00111525 + 1,55862i)(0,0556053−0,321471i)k + (0,00111525−1,55862i)(0,0556053 + 0,321471i)k
−(0,00223051)0,997789k)·x(k)
(5.2)
Dondey(k) es la salida del sistema yx(k) su entrada.
En la figura 5.5 se puede observar la gr´afica del voltaje a la salida del modelo circuital en color rojo comparada con la gr´afica del voltaje a la salida del modelo en espacio de estados. Este modelo fue calculado por medio de la misma herramienta. Se seleccion´o, para este caso, un modelo de espacio de estados de orden 10, basado en el m´etodo N4SID deltoolboxque se basa en proyecciones en subespacios de estados y no en iteraciones, como algunos otros m´etodos.
Figura 5.5: Modelo de espacio de estados vs. Modelo circuital
En la figura 5.6 se puede observar el comportamiento del voltaje a la salida del modelo circuital en color rojo y el del voltaje a la salida del modelo de Hammerstein-Wiener. ”Cuando la salida de un sis-tema depende de forma no lineal en las entradas del mismo, algunas veces es posible descomponer esta relaci´on en dos o m´as bloques interconectados” [1]. En el caso de los modelos Hammerstein-Wiener,
CAP´ITULO 5. TRABAJO REALIZADO 18
la relaci´on mencionada se descompone en un bloque din´amico lineal y dos bloques est´aticos que con-templan las no linealidades del sistema utilizando funciones no lineales a la salida y a la entrada. [1] provee informaci´on detallada al respecto. Estos tres bloques se conectan en serie. El bloque central es el lineal y corresponde a una funci´on de transferencia de la que se puede seleccionar el n´umero de polos, ceros y si se desea alg´un retardo. En este caso se utilizaron 20 polos y 19 ceros en la funci´on de transferencia correspondiente al bloque central.
Figura 5.6: Modelo Hammerstein-Wiener vs. Modelo circuital
Elsoftware mismo de identificaci´on de sistemas realiza un c´alculo sobre la similitud, en porcentaje, de cualquiera de los modelos calculados con respecto al sistema original. Enti´endase como sistema original aquel del que se impone la entrada y salida para calcular alg´un modelo. En este caso el sistema original se tom´o como el modelo circuital, previamente simulado en Simulink. El porcentaje de similitud se puede calular utilizando la ecuaci´on 5.3, donde F es el porcentaje de similitud entre el modelo circuital (Y) y el modelo calculado (Yb). Y es la media del modelo circuital.
F[%] =
1−
Y −Yb
Y −Y
∗100% (5.3)
En la tabla 5.1 se puede observar la similitud, en t´erminos de porcentajes calculados por medio de la ecuaci´on 5.3, de los modelos de funci´on de transferencia, espacio de estados y Hammerstein-Wiener con el modelo circuital de Simulink, para el caso del inversor monof´asico de medio puente.
Los resultados expuestos en las figuras 5.4 a la 5.6 corresponden ´unicamente a simulaciones fuera de l´ınea. Para las simulaciones en tiempo real, en la figura 5.7 se puede apreciar la comparaci´on entre el
CAP´ITULO 5. TRABAJO REALIZADO 19
Tabla 5.1: Porcentajes de similitud entre modelos matem´aticos y modelo circuital Modelo Similitud [%]
Funci´on de transferencia 54,17 Espacio de estados 50,59 Hammerstein-Wiener 99,59
modelo circuital y el modelo de la funci´on de transferencia. En tiempo real, este fue el ´unico modelo matem´atico calculado, debido a que por motivos de restricciones del dispositivo OPAL-RT y sus soft-warede programaci´on correspondientes, el sistema no permite programar en la FPGA un modelo que se encuentra en el espacio de trabajo (workspace) de MATLAB, en el que se encuentran almacenados los modelos de Hammerstein-Wiener y de espacio de estados.
Figura 5.7: Salida en tiempo real de voltaje / 1000 sin filtrar de modelos circuital y de funci´on de transferencia
Para el modelo circuital del inversor monof´asico se calcularon las distorsiones arm´onicas totales de las se˜nales de voltaje y corriente filtradas y sin filtrar a la salida del inversor, utilizando un bloque que cumple dicha funci´on en Simulink [4]. El bloque mencionado calcula un valor para la distorsi´on arm´onica en cada instante de muestreo. Por lo anterior se tom´o el promedio de las distorsiones calculadas por el programa en cada punto y estos resultados se exponen en la tabla 5.2.
Tabla 5.2: THD de las se˜nales de salida: Inversor monof´asico
Onda THD [%]
Corriente sin filtrar 28,46 Corriente filtrada 4,18 Voltaje sin filtrar 103,96 Voltaje filtrado 4,19
CAP´ITULO 5. TRABAJO REALIZADO 20
filtrar. All´ı se observa que el mayor componente frecuencial, en amplitud, se obtuvo a los 60 Hz, que es la frecuencia esperada de la onda de salida. Adicionalmente se obtienen algunos arm´onicos impor-tantes como el noveno, correspondiente al ´ındice de modulaci´on de frecuencia, con bandas laterales a frecuencias de m´as/menos la frecuencia de la onda moduladora.
Figura 5.8: FFT del Vout sin filtrar, inversor monof´asico
5.2
Inversor trif´
asico de cinco niveles
En segunda instancia, contando con la correcta operaci´on del inversor monof´asico de medio puente simul´o un inversor trif´asico de cinco niveles. Este inversor est´a conformado por m celdas por fase y (m+ 1) niveles, es decir cinco si se utilizan cuatro celdas (por fase). Siguiendo con la metodolog´ıa bottom-up, se pod´ıa simular un conversor un poco m´as complejo, contando ya con el bloque construc-tivo b´asico funcionando.
En la figura 5.9 se puede observar el diagrama en bloques del inversor monof´asico de cinco niveles construido a partir de celdas b´asicas como las expuestas en la secci´on 5.1 del presente cap´ıtulo. Este inversor est´a conformado por 6 subsistemas. Estos subsistemas en el software Simulink, son sim-plemente conjuntos de componentes que para este caso se componen de dos celdas b´asicas, como se observa en la figura 5.10. Es decir, el inversor, en total, cuenta con doce bloques constructivos. Cada
CAP´ITULO 5. TRABAJO REALIZADO 21
grupo de 2 celdas o subsistema, como se llam´o anteriormente, corresponde a un m´odulo, con el que se lograr´a aumentar el n´umero de niveles de voltaje generados a la salida del inversor. Por cada m´odulo adicional agregado es posible alcanzar 2 niveles m´as en la salida del inversor.
Figura 5.9: Diagrama en bloques: Inversor trif´asico
Figura 5.10: Subsistema conformado por dos bloques constructivos
CAP´ITULO 5. TRABAJO REALIZADO 22
a la salida del inversor con respecto a los convencionales. Se reduce el estr´es de conmutaci´on de los dispositivos, se pueden utilizar para aplicaciones de alta tensi´on. Si se logra una baja frecuencia de conmutaci´on de los semiconductores se pueden disminuir las p´erdidas de conmutaci´on del sistema. Sin embargo, las topolog´ıas de control de este tipo de conversores suelen ser m´as complejas que las de un inversor convencional, de dos o tres niveles [10].
La etapa de control de una sola fase se puede apreciar en la figura 5.11. Cada fase est´a compuesta por dos m´odulos de dos bloques constructivos cada uno, para el inversor de puente completo, como es el caso de este ejemplo. La utilizaci´on de dos celdas por m´odulo, en lugar de una sola como en el caso del inversor monof´asico, y la manera en que est´an conectadas a los dem´as componentes implica que el inversor es de puente completo. Es decir que es capaz de transmitir el doble de la potencia que podr´ıa transmitir en caso de ser de medio puente. Esta etapa est´a compuesta por una se˜nal sinusoidal que es comparada con cuatro ondas triangulares desfasadas 90◦ entre ellas. Dependiendo del valor obtenido, se produce una se˜nal de activaci´on o desactivaci´on de los transistores de potencia. Los bloques l´ogicos de negaci´on simplemente producen la se˜nal opuesta a la se˜nal obtenida en cada una de las cuatro com-paraciones para evitar cortos circuitos en el sistema de alimentaci´on DC. Esto ocurrir´ıa, por ejemplo, si se activaran de forma simult´anea los transistores S11 y S41 de la figura 5.10.
Figura 5.11: Diagrama en bloques: Etapa de control puente completo
Cabe aclarar que el voltaje DC de alimentaci´on de cada uno de los m´odulos es la mitad del voltaje DC de alimentaci´on total. Es decir, en la salida AC del inversor se formar´a una se˜nal proporcional a dos veces el voltaje de alimentaci´on DC de cada m´odulo y a una sola vez el voltaje de alimentaci´on
CAP´ITULO 5. TRABAJO REALIZADO 23
DC total por fase (correspondiente a la alimentaci´on de dos m´odulos).
Este inversor tiene tambi´en un filtro que se evidencia en la figura 5.9 compuesto, igual que en el caso anterior, por una capacitancia enshunt a la carga RLC y una inductancia y una resistencia conectadas en serie al paralelo de la carga y el condensador. Los detalles del mismo se presentan en el numeral 5.3.2 del presente Cap´ıtulo.
La figura 5.12 muestra el comportamiento del voltaje fase-fase de un solo par de fases a la salida del modelo circuital y el de Hammerstein-Wiener. El porcentaje de similitud, calculado utilizando la ecuaci´on 5.3 es de 96,86% entre ambos modelos, utilizando el modelo circuital como modelo medido en la ecuaci´on.
Figura 5.12: Voltaje fase-fase sin filtrar a la salida: Modelo circuital vs. Modelo de Hammerstein Wiener
En la figura 5.13 se observan, en colores rojo, verde y azul, las tres fases correctamente desfasadas a 120◦ una de otra. Adicionalmente se puede observar que hay (2m+ 1) niveles donde m es el n´umero de celdas por fase (4 en este caso). La existencia de nueve niveles se debe a que los voltajes medidos son fase-fase. La medici´on de voltajes fase-neutro s´ı arroja los cinco niveles esperados, como se puede observar en el Ap´endice de Resultados detallados.
El mismo voltaje fase-fase, con un total de nueve niveles, puede ser observado en la figura 5.14. Se puede observar que la se˜nal se repite cada 16,66 ms. Este valor corresponde a la frecuencia de 60 Hz esperada a la salida. Al filtrar esta se˜nal se obtendr´a una se˜nal sinusoidal a la frecuencia previamente mencionada.
CAP´ITULO 5. TRABAJO REALIZADO 24
Figura 5.13: Voltaje trif´asico sin filtrar a la salida: Modelo circuital
Figura 5.14: Salida en tiempo real de voltaje / 1000 fase fase sin filtrar del modelo circuital
En la tabla 5.3 se exponen los resultados del promedio de las distorsiones arm´onicas totales calculadas punto a punto por el bloque THD en Simulink, para las se˜nales de salida del inversor trif´asico de cinco niveles simulado fuera de l´ınea en este mismosoftware.
Finalmente, en la figura 5.15 se observa la transformada discreta de Fourier de la se˜nal de voltaje fase-neutro a la salida sin filtrar. Se evidencia la presencia del arm´onico fundamental a una frecuencia de 60 Hz, que corresponde a la frecuencia esperada, puesto que esta es igual a la de la onda moduladora. Se puede apreciar c´omo los arm´onicos a la frecuencia de las portadoras se reducen dr´asticamente en
CAP´ITULO 5. TRABAJO REALIZADO 25
Tabla 5.3: THD de las se˜nales fase-fase a la salida: Inversor trif´asico
Onda THD [%]
Corriente sin filtrar 3,84 Corriente filtrada 1,59 Voltaje sin filtrar 26,25 Voltaje filtrado 0,44
amplitud, en comparaci´on con el arm´onico fundamental y deseado de la se˜nal de salida.
Figura 5.15: FFT del Vout sin filtrar, inversor trif´asico
5.3
Filtros utilizados
Para filtrar las se˜nales de salida de cada uno de los dos conversores se utilizaron dos filtros RLC, pasabajas, que se exponen a continuaci´on.
5.3.1
Filtro RLC Inversor Monof´
asico
El filtro RLC para el inversor monof´asico fue calculado utilizando la herramienta RLC Tool de OKAWA Electric Design [2]. Se utilizaron entonces una resistencia de 43 ohms, una inductancia de 47 mH y una capacitancia de 100µF. Este corresponde a un filtro RLC pasabajas con una resistencia y una inductancia en serie y una capacitancia en shunt a la salida. Tiene una frecuencia de corte de 73,41 Hz, con un factor de calidad de 0,5042 y un coeficiente de amortiguamiento de 0,9917.
CAP´ITULO 5. TRABAJO REALIZADO 26
5.3.2
Filtro RLC Inversor Trif´
asico
Se utiliz´o la misma herramienta [2] para dise˜nar el filtro. Sin embargo, en el caso de este filtro se hizo ´enfasis no en tener una frecuencia de corte tan cercana a la frecuencia esperada de la salida sinusoidal sino en reducir, en lo posible, el valor de la resistencia y la inductancia con el objetivo de disminuir las p´erdidas en la salida causadas por el filtro. Se utilizaron entonces una resistencia de 0,1 ohms, una inductancia de 1 mH y una capacitancia de 100µF. La frecuencia de corte de este filtro RLC pasabajas es de 159,15 Hz. Como se puede observar, es mucho m´as alta que la frecuencia de la se˜nal de salida. Sin embargo, al no ser cercana a la frecuencia de las ondas portadoras, no permite el paso de frecuencias cercanas a estas que modifiquen el resultado de la salida sinoidal deseada. El factor de calidad de este filtro es de 100 y el coeficiente de amortiguamiento de 0,005.
Cap´ıtulo 6
Validaci´
on del trabajo
6.1
Metodolog´ıa de prueba
Se simularon, tanto en tiempo real como fuera de l´ınea, dos topolog´ıas de conversores compuestos por bloques constructivos de electr´onica de potencia. El primero de ellos fue un inversor monof´asico de medio puente con la finalidad de construir el conversor m´as sencillo posible y que menos numero de celdas requiriera. Este inversor se simul´o en l´ınea en el software Simulink y luego en tiempo real en el sistema OP4500 (OPAL-RT). Luego se obtuvieron diversos modelos no circuitales como la funci´on de transferencia, la representaci´on en espacio de estados y el modelo de Hammerstein-Wiener. Esto con el objetivo de comparar cu´al de los modelos matem´aticos simulados se asemejar´ıa m´as al modelo circuital. Este inversor monof´asico fue supervisado por un control en lazo abierto del tipo PWM (pulse width modulation) sinusoidal.
Con el primer inversor operando de forma correcta se construy´o el modelo circuital y se simul´o un inversor trif´asico de puente completo y cinco niveles. Este inversor est´a compuesto por doce blo-ques constructivos exactamente iguales al bloque del que se conforma el inversor monof´asico de medio puente. El hecho de utilizar no una sino dos celdas permite construir un inversor monof´asico de puente completo, al agregarle dos celdas o bloques constructivos m´as permite aumentar el n´umero de nive-les de dos a cinco. Luego, multiplicando estas cuatro celdas por tres, se pasa de tener un inversor monof´asico a uno trif´asico. Para este inversor se llevaron a cabo simulaciones fuera de l´ınea utilizando el mismo programa (Simulink) y en tiempo real utilizando la plataforma OPAL, de la misma manera que en el caso anterior. Las simulaciones de modelos matem´aticos se restringieron a simular, fuera de l´ınea, aquel modelo que m´as similitud tuviera al modelo circuital previamente analizado. El tipo de control utilizado para este segundo inversor fue tambi´en de tipo PWM sinusoidal de fase desplazada.
6.2
Evaluaci´
on del plan de trabajo
El plan de trabajo de la propuesta inicial pretend´ıa realizar un estudio de los conversores basados en bloques constructivos dele electr´onica de potencia complementando la informaci´on obtenida en sim-ulaciones fuera de l´ınea con la obtenida en simsim-ulaciones en tiempon real utilizando un dispositivo FPGA. Se deb´ıa adem´as obtener un modelo matem´atico de un conversor basado en un solo bloque para simularlo en la FPGA y poder comparar los resultados obtenidos en estos casos. Finalmente se simular´ıa un conversor basado en m´as de una celda constructiva, que en este caso correspondi´o al inversor trif´asico de cinco niveles.
El trabajo fue realizado un orden diferente al que fue planeado pero la planeaci´on cumpli´o las
CAP´ITULO 6. VALIDACI ´ON DEL TRABAJO 28
tativas, puesto que se cumplieron los objetivos y tiempos esperados para la ejecuci´on de cada una de las actividades.
Cap´ıtulo 7
Discusi´
on
En el desarrollo de este Proyecto se llevaron a cabo simulaciones en tiempo real y fuera de l´ınea para proveer una herramienta que facilitara el dise˜no y la simulaci´on de conversores de electr´onica de po-tencia basados en bloques constructivos.
Con respecto a las simulaciones realizadas, tanto en tiempo real como fuera de l´ınea, es posible notar que no hay diferencias dr´asticas entre los casos de cargas resistivas y complejas evaluadas durante este trabajo. Esto puede deberse a que las cargas capacitivas e inductivas simuladas no tienen un valor muy grande con respecto a la parte resistiva de la carga (relaci´on de 1:100. Adicionalmente, las cargas utilizadas son lineales, hecho que evita que las ondas de voltaje y/o corriente a la salida tengan variaciones durante la operaci´on del conversor. El hecho de que las cargas utilizadas no sean variables implica que la forma de las ondas de corriente y voltaje a la salida no sean variables. Adem´as de lo anterior, al simular cargas complejas el ´unico resultado esperado en las ondas de salida es un desfase entre el voltaje y la corriente, que no afecta los resultados esperados de este Proyecto.
El modelo de funci´on de transferencia ofrece una soluci´on al modelamiento de conversores de electr´onica de potencia. Sin embargo, como se puede observar en el Cap´ıtulo de Trabajo Realizado, realizando una comparaci´on de similitud entre el comportamiento de la funci´on de transferencia y el modelo circuital, se obtiene un resultado de tan solo 54,17%. Si el sistema se convierte a un sistema de lazo cerrado este porcentaje puede aumentarse a alrededor del 99%. Sin embargo, en la industria no se suelen utilizar muy com´unmente conversores con lazos de control cerrados debido a que errores en el proceso podr´ıan resultar en da˜nos permanentes para los sistemas de conversi´on e incluso para las personas que los manipulan pues los conversores pueden quemarse si el lazo de control no opera de forma correcta. Por lo anterior, se mantuvo ´unicamente la simulaci´on del caso en lazo abierto. A partir del porcentaje obtenido se puede determinar que la funci´on de transferencia discreta probablemente no ofrezca el m´etodo m´as exacto de modelar inversores basados en bloques constructivos de electr´onica de potencia.
La representaci´on en espacio de estados del inversor monof´asico arroj´o un porcentaje de similitud de tan solo 50,59%. Es decir, los valores de la funci´on de voltaje a la salida se parecen a´un menos al modelo circuital que el modelo obtenido de la funci´on de transferencia. En este caso de estudio se utilizaron 10 estados que no lograron acercar el comportamiento del modelo de espacio de estados al modelo circuital. Utilizar menos estados disminuye la complejidad matem´atica de la que debe encar-garse el sistema de simular pero disminuye tambi´en el porcentaje de similitud entre los modelos. Si, por el contrario, se aumentara el n´umero de estados, aumentar´ıa el porcentaje de similitud pero la capacidad computacional necesaria para calcular el modelo ser´ıa mucho mayor.
Por su parte, el modelo de Hammerstein-Wiener parece ofrecer una excelente soluci´on a la modelaci´on matem´atica de los sistemas inversores analizados en este trabajo. El porcentaje de similitud
CAP´ITULO 7. DISCUSI ´ON 30
zado, con respecto al modelo circuital, es del 99,59%. El computador, en 20 iteraciones, calcul´o en unos pocos segundos (menos de un minuto) el modelo incluyendo los dos estimadores no lineales y la funci´on de transferencia lineal que hacen parte del mismo. Es posible a´un aumentar el n´umero de polos y ceros de la funci´on de transferencia y el n´umero de trozos de los estimadores no lineales de entrada y salida. Esto aumentar´ıa el valor del porcentaje de similitud; idea que puede ser considerada para trabajo futuro.
Con respecto a las distorsiones arm´onicas totales en las se˜nales de voltaje y corriente a la salida del inversor y despu´es de ser filtradas, se puede afirmar que cumplen el criterio de ser menores al 5%, pues se obtuvo un valor del 4,18% para la corriente y 4,19% para el voltaje. Este porcentaje de m´aximo 5% para el voltaje de alimentaci´on de computadores y otros dispositivos relacionados est´a establecido en el est´andar IEEE 519 de 1992 [5]. Cabe anotar adem´as que esta ”baja” distorsi´on arm´onica fue alcanzada sin optimizar el filtro, de tal manera que se logre la menor distorsi´on posible.
El porcentaje de similitud entre el voltaje a la salida del modelo de Hammerstein-Wiener y el modelo circuital para el inversor trif´asico de cinco niveles es de 96,86%. Esto significa que este modelo, que ahora tiene cuatro entradas en lugar de una y una sola salida (una por cada se˜nal de control sin la respectiva se˜nal negada) por fase, es menos exacto imitando el comportamiento del modelo circuital cuando se utiliza el mismo n´umero de polos, ceros y retardos en la funci´on de transferencia central y el mismo n´umero de segmentos en que se dividen los estimadores no lineales de entrada y salida. Esto se puede explicar porque el hecho de que el sistema sea de cinco niveles ahora hace mucho m´as complejo modelar su comportamiento por ser a´un m´as variable que el del inversor de solo dos niveles.
Se puede apreciar que el THD de las se˜nales fase-fase de voltaje y corriente a la salida del inversor trif´asico disminuyen en 2,59% la corriente y 3,75% el voltaje. Es decir, la utilizaci´on de un total de nueve niveles (fase-fase) con respecto a los dos niveles del inversor monof´asico tiene un excelente re-sultado en cuanto al mejoramiento de la distorsi´on arm´onica.
El desarrollo de este Proyecto se vio limitado principalmente por la incapacidad de cargar modelos en el OP4500 provenientes del espacio de trabajo de MATLAB. De poderlo hacer se hubiese podido analizar el comportamiento en tiempo real de los modelos de Hammerstein-Wiener, que parecen ser bastante adecuados para este caso de aplicaci´on. Este ser´ıa un aporte que contribuir´ıa ´utilmente en el campo de la electr´onica de potencia.
Se cumpli´o satisfactoriamente con los cuatro objetivos espec´ıficos, y por lo tanto tambi´en as´ı con el objetivo general, propuestos inicialmente en este Proyecto. Esto porque se simul´o satisfactoriamente, estudiando su comportamiento, un conversor basado en un solo bloque constructivo en Simulink; se caracteriz´o este modelo con el objetivo de ser programado en un dispositivo FPGA. Difiriendo ligeramente de lo propuesto inicialmente se hall´o que las ecuaciones en diferencias no son la ´unica v´ıa factible para simular un conversor en una FPGA. Esto se puede lograr por medio de una gran diversidad de m´etodos de modelamiento de sistemas no lineales. Se validaron las simulaciones realizadas en tiempo real con las simulaciones realizadas fuera de l´ınea en Simulink y finalmente se simul´o con conversor con m´as de una (doce en este caso) celda constructiva b´asica.
Cap´ıtulo 8
Conclusiones y trabajos futuros
8.1
Conclusiones
Cuando las topolog´ıas de conversores aumentan en n´umero de celdas el tratamiento matem´atico y el procesamiento de los modelos requiere capacidades computacionales tan altas que puede llegar a ser mucho m´as ´util optar por modelos circuitales. Sin embargo, particularmente en el caso de las topolog´ıas de puente H en cascada, los controladores se tornan bastante complejos a´un en los modelos circuitales cuando se debe controlar cierta cantidad de dispositivos semiconductores.
Realizando diversas comparaciones entre los resultados del inversor de dos niveles con el de cinco nive-les se puede observar una clara mejor´ıa de la distorsi´on arm´onica en las se˜nales corriente y voltaje a la salida del conversor. Sin embargo, el modelo circuital y a´un m´as los modelos matem´aticos, son mucho m´as complejos de simular y requieren una capacidad computacional de procesamiento mucho m´as alta para ser tratados en el conversor trif´asico que en el monof´asico.
La utilidad de este trabajo se presenta sobre todo en la sencillez al replicar el bloque b´asico para construir conversores con diversas topolog´ıas multimodulares y las ventajas que esto representa se evi-dencian en hechos como el mejoramiento de la distorsi´on arm´onica en las se˜nales de voltaje y corriente a la salida, principalmente para aplicaciones donde la calidad de la potencia es cr´ıtica.
8.2
Trabajo Futuro
Esta forma de simulaci´on en tiempo real de conversores de electr´onica de potencia podr´ıa ser agregada al laboratorio de redes de distribuci´on que se encuentra en desarrollo en la Universidad de los Andes. Contar con un sistema de conversi´on en tiempo real ser´ıa ´util, entre otras cosas, para estudiar el com-portamiento de cargas ante diversas formas de generaci´on distribuida, en las que muy probablemente exista la necesidad de utilizar inversores, rectificadores, etc.
A nivel educativo se podr´ıa construir un programa con interfaz propia, que permita al usuario ingresar par´ametros deseados de los dispositivos a simular y el sistema, autom´aticamente, genere los modelos topol´ogicos indicados por el usuario para obtener r´apidos resultados de simulaci´on en tiempo real de cualquier topolog´ıa de conversor basado en bloques constructivos.
La prueba de controladores de conversores suele hacerse observando las se˜nales de salida del contro-lador y/o controlando tarjetas de conversi´on de diferentes topolog´ıas, dependiendo del control que se desee probar. Si se construyen una gran diversidad de topolog´ıas como las simuladas en este proyecto,
CAP´ITULO 8. CONCLUSIONES Y TRABAJOS FUTUROS 32
estas pueden servir como objeto de evaluaci´on de controladores de conversores, tambi´en en auge hoy en d´ıa en el campo de la electr´onica de potencia.
Se sugiere estudiar detalladamente el modelo de Hammerstein-Wiener y considerarlo como una ´util opci´on de simulaci´on de conversores, debido a los altos porcentajes de similitud que las ondas de salida de este modelo presentaron con respecto al modelo circuital construido por el usuario y calculado por el programa Simulink en este Proyecto. Respecto al mismo modelo, ser´ıa muy ´util consultar a los desarrolladores de OPAL-RT la posibilidad de simular en tiempo real este modelo, teni´endolo en el espacio de trabajo de MATLAB.