Organización Computacional
UNIDAD 6: ENTRADA / SALIDA
TEMA: Buses de Datos
CLASE 15
• Distinguir los aspectos claves de los distintos tipos de Buses.
Objetivo
Competencias
• Distingue los aspectos claves de la Entrada / Salida.
BUSES DE DATOS
4
DEFINICION
• Los componentes básicos de la computadora están interconectados por medio de rutas de comunicación, denominadas buses. El bus del sistema es un conjunto paralelo de conductores que transportan datos y controlan las señales que van de un componente a otro.
• Un bus de datos es un conjunto de cables o conductores eléctricos en pistas metálicas sobre la tarjeta madre o
“mother” del ordenador. Sobre este conjunto de conductores circulan las señales que conduce los datos.
BUS DE DIRECCIONES
• Posee una sola ruta Unidireccional.
• La función de la ruta es transportar direcciones generadas por la CPU a la memoria y a los elementos de I/O de la computadora.
• El tamaño del bus de direcciones determina la cantidad de ubicaciones en la memoria y de elementos de I/O que puede direccionar el microprocesador.
• Por ejemplo, vincula el bloque de control de la CPU para colocar datos durante procesos de cómputo.
6
BUS DE CONTROL
• Transporta las señales de control y temporización necesarias para coordinar las actividades de toda la computadora.
• Las señales de bus de control no están necesariamente relacionadas entre sí, a diferencia de los buses de datos y de direcciones.
• Algunas son señales de salida de la CPU, y otras son señales de entrada a la CPU desde los elementos de I/O del sistema.
8
BUS DE CONTROL
• Transporta las señales de control y temporización necesarias para coordinar las actividades de toda la computadora.
• Las señales de bus de control no están necesariamente relacionadas entre sí, a diferencia de los buses de datos y de direcciones.
• Algunas son señales de salida de la CPU, y otras son señales de
entrada a la CPU desde los elementos de I/O del sistema.
BUS DE CONTROL
Cada tipo de microprocesador genera o responde a un conjunto diferente de señales de control. Las señales de control más comunes en uso hoy en día son las siguientes:
• Reloj del Sistema (SYSCLK)
• Lectura de la Memoria (MEMR)
• Escritura en la Memoria (MEMW)
• Línea de Lectura/Escritura (R/W Line)
• Lectura de I/O (IOR)
• Escritura de I/O (IOW)
10
BUS DE DATOS
• Ruta bidireccional para el flujo de datos.
• Los datos pueden fluir a lo largo del bus de datos :
• Del CPU a la memoria : Proceso escritura
• Desde la memoria a la CPU : proceso de Lectura.
Los datos enviados por el bus de datos, que requieran una operación directa con el procesador, entran en una estado flotante. (Temp)
BUS DE DATOS
• El tamaño del bus de datos, medido en bits, representa el tamaño de la palabra de la computadora.
• Cuanto más grande es el tamaño del bus, más rápida es la computadora.
• Los tamaños de buses de datos comunes fueron de 8 bits o 16 bits, 32 bits y actualmente 64 bits.
12
BUS DE DATOS
• Por otro lado, el bus de datos transporta información entre dispositivos de hardware como teclado, mouse, impresora, monitor y también de almacenamiento como el disco duro o memorias móviles.
14
Integrated Drive Electronics
• Interfaz ATA (advanced technology Attachment) o PATA, conocido originalmente como IDE.
• Estándar de conexión para dispositivos de almacenamiento o unidades ópticas.
• En las diferentes versiones, existieron muchas mejoras en su
velocidad, siendo ATA 8 (ATA/166) con una velocidad de 166 MB/s.
Bus de datos IDE
16
SERIAL ATA
• Serial Advanced Technology Attachment, o SATA, es una interfaz de transferencia de datos entre la placa base y algunos dispositivos de almacenamiento, unidades ópticas y demás.
• Sustituyo al tradicional Parallel ATA.
• Proporciona mayores velocidades, mejor aprovechamiento cuando hay mas unidades conectadas al mismo tiempo, mayor longitud de cable de conexión, y capacidad para conectar unidades al instante.
SERIAL ATA
• La Organización Internacional Serial ATA (SATA-IO) es el grupo responsable de desarrollar, de manejar y de conducir la adopción de especificaciones estandarizadas de Serial ATA.
18
Versiones de SATA
Arquitectura de bus tradicional.
• Hay un bus local que conecta el procesador a una memoria caché y al que pueden conectarse también uno o más dispositivos locales.
• El controlador de memoria caché conecta la caché no solo al bus local, sino también al bus de sistema
• De esta forma, las transferencias de E/S con la memoria principal a través del bus de sistema no interfieren la actividad del procesador.
• Esta arquitectura es razonablemente eficiente pero muestra su debilidad a medida que los dispositivos de E/S ofrecen prestaciones cada vez mayores.
20
Arquitectura de bus tradicional.
Arquitectura de altas prestaciones.
• Se propone un bus de alta velocidad que está estrechamente integrado con el resto del sistema y requiere un solo adaptador (bridge) entre el bus del
procesador y el bus de alta velocidad.
• El la figura anterior hay un bus que conecta a un controlador de caché, que a su vez está conectado al bus de sistema que soporta la memoria principal.
• El controlador de caché está integrado junto con el adaptador que permite la conexión al bus de alta velocidad.
22
Arquitectura de altas prestaciones.
• Este bus permite la conexión de LAN de alta velocidad, así como controladores de estaciones de trabajo específicas.
• Los dispositivos de velocidad menor pueden conectarse al bus de expansión, que utiliza una interfaz para adaptar el tráfico entre el bus de expansión, que utiliza una interfaz para adaptar el tráfico entre el bus de expansión y el bus de alta velocidad.
Arquitectura de altas prestaciones.
24
Elementos de diseño de bus.
• Una línea de bus dedicada esta permanentemente asignada a una función o a un subconjunto de componentes del
computador.
• La ventaja del multiplexado en el tiempo es el uso de menos líneas, cosa que ahorra espacio y costes.
• La desventaja del multiplexado es que se necesita una circuitería más compleja en cada módulo.
• Además existe una posible reducción en las prestaciones
debido a que los eventos que deben compartir las mismas no
Tipos de buses.
• En todos los sistemas más de un módulo puede necesitar el control del bus. Puesto que en un instante dado solo una unidad puede transmitir a través del bus, se requiere algún método de arbitraje.
• Arbitraje centralizado – un único dispositivo de hardware
denominado controlador del bus o árbitro, es responsable de asignar tiempos en el bus.
• En un esquema distribuido no existe, no existe un controlador central.
• En su lugar, cada módulo dispone de lógica para controlar el acceso y los módulos actúan conjuntamente para compartir el bus.
26
Métodos de arbitraje.
• En ambos métodos de arbitraje, el propósito es designar un dispositivo, el procesador o un módulo de E/S como maestro del bus.
• El maestro entonces podría iniciar una transferencia de datos (lectura o c) con otro dispositivo, que actúa como esclavo en este intercambio concreto.
Métodos de arbitraje.
• Este término hace referencia a la forma en la que coordinan los eventos el bus.
• Los buses utilizan temporización síncrona o asíncrona.
• Con temporización síncrona, la presencia de un evento en el bus está determinada por un reloj.
• En el caso de asíncrona, la presencia de un evento en el bus es consecuencia y depende de que se produzca un evento previo
28
Temporización.
Taller
• ¿Qué es un bus?
• Elabore un cuadro, donde incluya los elementos de una arquitectura de bus tradicional.
• Indique cual es la diferencia entre un arquitectura de bus tradicional vs una arquitectura de alta prestaciones.
• Elabora un mapa conceptual de los siguientes elementos de un bus
• Anchura del bus
• Tipo de transferencia de datos.
• Organización y Arquitectura de Computadores. William
Stallings - 7° edición. Pearson Education. 2005. Pags 77 – 87
Bibliografía
Conceptos básicos
• Para mantener a los microprocesadores funcionando a máxima velocidad se inserta una pequeña cantidad de memoria rápida entre la memoria principal lenta y el microprocesador.
• El objetivo es albergar las instrucciones que se repiten o los datos que se acceden más frecuentemente.
• De esta manera el procesador pude ejecutar a máxima velocidad mientras las instrucciones y los datos estén en el cache (cache hit).
Conceptos básicos
32
• Caso contrario (cache miss) debe detenerse hasta que las instrucciones sean captadas de la memoria principal.
• Cuanto más grande sea el cache, más tiempo
estará el procesador a máxima velocidad, pero
mayor será el consumo de potencia y de
transistores.
Arquitectura de la memoria cache
Conceptos básicos
34
• La idea de caché ha crecido junto con el tamaño y la complejidad de los procesadores. Un Pentium 4 tiene 2 MB de memoria caché interna, lo que representa más del doble del espacio de memoria completo del 8088 que se utilizó para construir las primeras PC.
El cache crece
• Las memorias pequeñas pueden ser direccionadas más rápidamente. Incluso las dimensiones físicas pueden enlentecerlas. La solución para aumentar el tamaño es agregarle un caché a la memoria caché (figura) organizado en niveles (L1, L2, L3).
El cache se divide
Conceptos Básicos
Performance
• Debe tenerse en cuenta que el mero tamaño de la memoria caché o el número de niveles disponibles no son buenos indicadores de la performance del procesador.
• Definitivamente, un aumento en el tamaño del caché no significa necesariamente un aumento proporcional de performance.
• La única forma de estimar el desempeño de un procesador es mediante el uso de benchmarks apropiados.
Memoria Caché - Niveles
36
Ejemplo: AMD Quad-Core
Características de los accesos a memoria.
38
Características de los accesos a memoria.
40
Características de los accesos a memoria.
Características de los accesos a memoria.
Funcionamiento General
42
Rendimiento General
44
Rendimiento General
Rendimiento General
46
Rendimiento General
Funcionamiento
Principales conceptos
• Se trata de una memoria más rápida y más pequeña que la memoria principal, que almacena copias de las zonas de memoria más utilizadas.
• Se trata de una mejora en la organización (que no afecta, en principio, el diseño de los programas).
• El objetivo es reducir el tiempo PROMEDIO de acceso a memoria. Cuanto mayor cantidad de accesos a memoria sean abastecidos por el caché, más cerca estará
Asociatividad
48
Organización típica de la memoria
Tarea
• Elaboración, redacción y solución de casos con diferentes variantes con vistas a calcular el
rendimiento de acceso a memoria caché.
• Organización y Arquitectura de Computadores. William
Stallings - 7° edición. Pearson Education. 2005. Pags 437 – 480
• Tema 6 (II) Jerarquía de Memoria. Estructura de Computadores Grado en Ingeniería Informática Universidad Carlos III de
Madrid. https://es.slideshare.net/AlejandroCalderonMat/t5- memoria-iicachev4a?qid=e250d16a-e692-4655-8414-
4126699e158f&v=&b=&from_search=2