4. DESARROLLO DE UN MODULADOR LINEAL
4.2. Cuantización de las muestras y discretización del tiempo en la
En el capítulo 2 se dieron las nociones básicas para la implementación de un modulador vectorial, y en este capítulo se desarrollará la implementación de un modulador vectorial lineal. A continuación se presentarán los principales parámetros a tener en cuenta para su diseño.
la frecuencia de conmutación (fs) que define el tiempo de sub-ciclo (∆t).
el número de bits (n), necesarios para implementar los tiempos ta, tb y t0, que determinan
la cantidad de valores discretos que puede tener el vector de referencia. la frecuencia del clock, fclk =2(n−1) fs
DESARROLLO DE UN MODULADOR LINEAL Modulación Vectorial de Inversores de Potencia
el número de bits utilizados para cuantificar el módulo y la fase del vector de referencia. el tamaño de las EPROM, que está determinado por la cuantización del vector de
referencia.
4.2.1. Cuantización de los vectores espaciales debido a la discretización del tiempo
Para mostrar la cuantización de los vectores espaciales debido a la discretización del tiempo, se empleará un ejemplo suponiendo n = 5 bits. El subciclo ∆t estará implementado con 32 (25) períodos de clock. Entonces, la fracción más pequeña del vector espacial que puede ser
distinguida es 32Vcc 32, siendo esta la cuantización de los vectores espaciales determinada
por la discretización del tiempo.
El vector de referencia es implementado con valores cuantizados de los vectores espaciales, por lo que puede tomar solo valores discretos [Hol 87], como se muestra en la Fig. 4.1. Para n = 5 bits, se tienen 25 x 25 / 2 = 512 valores discretos por sector. En consecuencia, la
muestra del vector de referencia se aproxima a uno de los 2(2n - 1) valores discretos que
pueden encontrarse en cada sector. En la Fig. 4.1 se muestran los puntos posibles para implementar un vector de referencia en el sector I, una situación similar puede encontrarse para los demás sectores. Puede observarse, por ejemplo, que para implementar a VR* es
necesario que V1 se aplique durante 3 periodos de reloj (TCLK), V2 durante 17TCLK, y durante
11TCLK a VN
Al aumentar n, se tendrán más valores discretos para aproximar a VR*. Cada bit
que se adiciona a la discretización del tiempo, incrementa cuatro veces la resolución en cada sector. Al mismo tiempo aumentará la frecuencia del clock, y por ende los tiempos de acceso de las memorias no serán despreciables. Por lo tanto, para la elección del número de bits n existe una relación de compromiso entre la resolución de la cuantización de los vectores espaciales y el timing de los elementos del circuito.
Figura 4.1: Cuantización de los vectores espaciales, debido a la discretización del tiempo.
Un aspecto importante relacionado a la frecuencia de conmutación es el ruido acústico que genera. La radiación acústica está fuertemente relacionada con la distribución espectral de las componentes armónicas de las corrientes, las cuales están fijadas por la frecuencia de conmutación del inversor de potencia. La sensibilidad del oído humano determina que frecuencias de conmutación debajo de 500 Hz y encima de 10 kHz sean menos críticas, mientras la máxima sensibilidad del oído está alrededor de 1-2 kHz.
Teniendo en cuenta lo dicho anteriormente se eligió fs = 20 Khz, la cual resulta razonable
para los dispositivos IGBTs utilizados en esta aplicación.
Para la discretización del tiempo se eligió n = 8 bits [Han 92]; dando una resolución de ∆t/256 = 1/(512 fs) = 1/10.24MHz = TCLK = 98 nseg. Así resulta una frecuencia de reloj
(fCLK = 10.24MHz) que se puede manejar sin inconvenientes con la lógica TTL, que se
utilizará en su implementación. La cantidad de valores discretos (trama) que puede tomar el vector de referencia es de 32768 por sector, como se vio anteriormente.
Como la comunicación del modulador se hace a través del Bus ISA extendido de la PC, se aprovecha el uso del clock que éste provee. Por lo tanto se tiene definida la frecuencia del clock, siendo fCLK = 8.375 MHz, y el número de bits a utilizar (n = 8 bits) con lo que se
modifica la frecuencia de conmutación a: fs = fCLK /512 = 16.4 KHz, siendo un valor
razonable.
4.2.2. Problemas debido al tiempo de conmutación de los dispositivos de potencia
Los dispositivos semiconductores utilizados como interruptores electrónicos no son ideales, por lo que éstos reaccionarán con cierto retardo a sus señales de control de encendido y apagado. El tiempo de retardo depende del tipo del semiconductor, sus rangos de corrientes y tensiones, la temperatura del dispositivo, y de la corriente real a ser conmutada (ver el punto 6.2). Para evitar cortocircuitos en las columnas del inversor, el circuito de control de las señales de excitación del inversor debe introducir un tiempo de retardo TD, en la señal de
activación del dispositivo.
El inversor utilizado para obtener los resultados experimentales, recomienda un tiempo TD =
2 µseg, el cuál es un poco inferior a 21 periodos de Clock (2,058 µseg). Cuando alguno de los tiempos ta, tb o t0, resulte inferior a 21TCLK, no podrá ser implementado correctamente
por las llaves del inversor. Para salvar esta situación, el tiempo correspondiente se aproxima al valor más próximo, que se encuentra entre 0 y 21TCLK. Esta aproximación tiene como
DESARROLLO DE UN MODULADOR LINEAL Modulación Vectorial de Inversores de Potencia
lugares donde los tiempos son inferiores al tiempo de transición, siendo el lugar donde se realiza la aproximación.
Cabe aclarar que el no poder implementar tiempos menores a TD (2 µseg) se debe a un
problema físico, no teniendo nada que ver con la resolución empleada. Recordar, que la resolución del tiempo es el período del clock utilizado (TCLK).
4.2.3. Resolución del módulo (V*) y del ángulo (αα) del vector de referencia Las muestras del vector de referencia se cuantifican en módulo y fase, dividiendo al plano complejo con líneas radiales y círculos concéntricos, cuyas intersecciones son los valores cuantificados. Por otro lado, la cuantización del tiempo tiene como consecuencia la cuantización de los vectores espaciales activos y nulos. Tomando la suma de las cuantizaciones de los vectores espaciales en un período de conmutación, se obtienen los valores promedios que puede sintetizar el inversor de potencia como muestra la Fig. 4.1.
Figura 4.2: Limitaciones en la cuantización debido a los tiempos mínimos.
Figura 4.3: Diferencias entre las muestras que puede sintetizar el inversor de potencia (negro) y las muestras cuantizadas del vector de referencia (gris).
Ambas cuantizaciones se detallan en la Fig. 4.3, donde se eligió para la discretización del tiempo n = 4 bits, para el módulo 4 bits y para la fase 3 bits, con el objetivo de una buena visualización de las diferencias. Con color negro se muestran los valores que puede implementar el inversor y con color
gris los valores que resultan de la cuantización del módulo y la fase del vector de referencia. La muestra del vector de referencia (punto gris) debe aproximarse al valor más cercano posible (punto negro), para que pueda ser implementada por el inversor de potencia.
La comunicación se realiza a través del Bus de Datos de la PC en 16 bits, de los cuales 3 se utilizan para decodificar en qué sector se encuentra el vector de referencia (VS*). Los 13 bits
restantes son repartidos para las resoluciones del módulo (V*) y del ángulo (α) de V
S*. Una
buena elección es de 7 bits para el V* y 6 bits para α, donde α se encuentra entre [0 60º).
4.2.4. Descripción de la implementación de una muestra.
Cada muestra del vector de referencia VS* es implementada durante dos subciclos (2∆t)
consecutivos, de modo de obtener una modulación simétrica que permite disminuir el ripple de corriente, como muestra la Fig. 4.4. Es conveniente tomar la muestra del vector de referencia al final del subciclo impar, para comenzar su implementación al principio del siguiente subciclo par, como indica la Fig. 4.4. Con éste criterio se tendrá un retardo constante de ∆t, y no existirá mucha exigencia en los tiempos de acceso de las EPROMs.