Efecto del tiempo muerto en Inversores controlados por PWM

La figura 2.21 muestra una fase del inversor PWM, donde se asume que los transistores de potencia son usados como elementos de conmutaci´on. La se˜nal de PWM controla los transistores a trav´es de un circuito de retardo. Las se˜nales en las bases B1 y B2 para los

transistores T1 y T2, respectivamente, se ilustran en la figura 2.22, donde las se˜nales de

control muestran un retardo ocasionado por un tiempo de retardoTd, que se muestran en las l´ıneas punteadas [Ben-Brahim (2002)].

2.6. MODULACI ´ON DE ANCHO DE PULSO (PWM) 37

Figura 2.21: Configuraci´on b´asica de PWM (solo se muestra una fase del inversor). la terminal A esta flotando. Sin embargo, si la corriente de salida i es continua, como normalmente es el caso, la corriente fluye a trav´es de los diodos de libre circulaci´on D1

y D2. La conducci´on de cualquiera de los diodos depender´a de la direcci´on del flujo de

corriente. Cuando la corriente fluye hacia la carga (i >0, de acuerdo a la figura 2.21), el diodo D2 conduce, y el voltaje negativo aparecer´a en la salida de la terminal. Adem´as,

para la corriente que fluye en sentido contrario en el inversor, el voltaje positivo aparece en la salida a trav´es de D1. Como resultado de ello, dejando de lado el tiempo de alma-

cenamiento inverso del transistor, la tensi´on el´ectrica de salida se desv´ıa de su forma de onda ideal PWM por la cantidad de ´areas sombreadas en la figura 2.22 [Chen (2007)].

Obviamente, durante el tiempo de retardo, la salida de voltaje no puede ser controla- da por las se˜nales de control, pero est´a determinada por la condici´on de carga, que es, la direcci´on en el que fluye la corriente. Aunque la condici´on de carga est´a sujeta a cambios, puede afirmarse que la desviaci´on del voltaje se debe a que el tiempo de retardo se opone al flujo de corriente en cualquier direcci´on. Por lo tanto, la desviaci´on de voltaje, provoca que la magnitud de la corriente sea m´as peque˜na que la esperada. Esto a su vez deriva uno de los efectos m´as importantes de la temporizaci´on, que es, la disminuci´on de la tensi´on el´ectrica efectiva de salida del inversor [Hwang (2009)].

Haciendo una referencia a la figura 2.21, se puede definir una se˜nal de error e(t), que se obtiene de relaci´on que existe entre la se˜nal de referencia vi(t) y la se˜nal portadora

38 CAP´ITULO 2. CONTROL DE MOTOR BLDC

Figura 2.22: Se˜nales de control de retraso y voltaje de salida

vc(t), por

e(t) =vi(t)−vc(t) (2.14)

Bas´andose en esta definici´on, se observa que la relaci´on que existe entre la tensi´on de fase vAN y la se˜nal de error e(t) se ilustra en la figura 2.23 para ia > 0 y ia < 0. La desviaci´on de voltaje ǫdepende del tiempo de retardo Tdy la pendiente de la onda trian- gular de la se˜nal portadora vc(t). Se asume que la se˜nal portadoravi(t) varia lentamente en comparaci´on con la se˜nal de referencia vc(t) que esta a una alta frecuencia. El radio −ǫ/Td es igual a la ca´ıda de la pendiente −2Vc/(Tc/2) de la se˜nal triangular portadora

vc(t), por lo que se tiene

ǫ=Td 2Vc

Tc/2

= 4fcTdVc (2.15)

donde Vc, Tc y fc denotan la amplitud (mitad del voltaje pico a pico), periodo y fre- cuencia de la se˜nal portadora vc(t), respectivamente [Jeong (1991)].

Es interesante notar que existe una no linealidad en la hist´eresis que hay entre las se˜nales vAN(t) y e(t). Apoy´andose en la ecuaci´on (2.14), la figura 2.23 se usa en el dia-

2.6. MODULACI ´ON DE ANCHO DE PULSO (PWM) 39 grama a bloques de la figura 2.24 para el circuito inversor PWM con retraso de tiempo que se muestra en la figura 2.21.

Figura 2.23: Relaci´on entre el voltaje de faseva(t) y la se˜nal de errore(t) para (a)ia >0; (b) ia<0

Observando el sistema de la figura 2.24, puede simplificarse al de la figura 2.25 donde la se˜nal de la funci´on sgn (ia) se define como +1 para ia > 0 y -1 para ia < 0. Esta simplificaci´on se deduce directamente del hecho de que

ia>0;m=e− 2ǫ ⇒ e= 0, entonces m=− ǫ 2 y e=ǫ, entonces m=−2ǫ ia <0;m=e+2ǫ ⇒ e=−ǫ, entonces m=− ǫ 2 y e= 0, entonces m = ǫ 2 (2.16)

Figura 2.24: Diagrama de bloques para un inversor PWM con un circuito de tiempo de retardo

40 CAP´ITULO 2. CONTROL DE MOTOR BLDC

Figura 2.25: Diagrama a bloques equivalente de la figura 2.24

Por lo tanto, la hist´eresis que relaciona m en la figura 2.24, se desplaza a la derecha paraia >0 y a la izquierda paraia <0 por una cantidadǫ/2 para dar lugar a la hist´eresis que relaciona ae y va que se muestran en la figura 2.24 [Leggate (1997)].

Para evaluar el efecto del tiempo muerto cuantitativamente, se debe seguir la hip´otesis de que:

El tiempo de almacenamiento inverso de los elementos de conmutaci´on no es consi- derado.

La frecuencia de conmutaci´on, comparada con la frecuencia de salida fundamental, es suficientemente grande.

La desviaci´on de voltaje que se produce es casi equidistante. La ca´ıda de un pulso corto no ocurre.

La salida de corriente del inversor es casi cuadrada.

Con estas suposiciones, el efecto acumulativo de la repetici´on de los tiempos de retardo (efecto del tiempo muerto) puede evaluarse por un promedio de las desviaciones de tensi´on en cada medio ciclo positivo y negativo de la corriente.

Desde la desviaci´on para cada pulso ∆e se mide por

2.7. CONTROL PID 41