Módulo RFID

El circuito integrado empleado para la estación de lectura/escritura de RFID (Identificación por Radiofrecuencia) es el chip de tecnología CMOS EM4095 de la compañía EM MICROELECTRONIC. El EM4095 está destino para ser utilizado con un circuito de antena y un Microcontrolador. Se necesitan pocos componentes externos para lograr el filtrado de DC y de RF, sensar la corriente y desacoplar la fuente de voltaje.

La operación del circuito se controla por las entradas lógicas SHD y MOD. Cuando SHD se encuentra en un nivel lógico alto, el chip EM4095 se encuentra en modo sleep, con ello el consumo de corriente se minimiza. Al encender el módulo la entrada SHD debe de estar en alto para habilitar una correcta inicialización. Cuando la entrada SHD se encuentra en bajo el circuito se habilita para emitir campo de RF, comienza a demodular cualquier señal modulada en amplitud (AM) captada por la antena. Esta señal digital proveniente del bloque de demodulación es provista a través de la terminal DEMOD_OUT al Microcontrolador para su decodificación y procesamiento.

Un alto nivel en la terminal MOD forza a los controladores de la antena principal en tres estados de forma síncrona con la portadora de RF. Mientras la terminal MOD se encuentre en alto VCO y la cadena de demodulación en AM se mantienen en estado antes de que MOD estuviese en alto. Esto asegura una recuperación rápida después de liberar a la terminal MOD. La conmutación de encendido de VCO y la demodulación de AM es retrasada por 41 relojes de RF después del flanco de bajada en la terminal MOD. De esta manera los puntos de operación de VCO y de la demodulación de AM no son perturbados por la puesta en marcha del circuito resonante de la antena.

El circuito desarrolla las dos funciones de una estación base de RFID, llamadas: transmisión y recepción. La transmisión involucra el manejo de la antena y la modulación en amplitud (AM) del campo de RF. Los controladores de la antena suministran una corriente a la antena externa para generar un campo magnético.

La recepción involucra la demodulación de AM de la modulación de la señal de la antena inducida por el tag. Esto se logra al sensar la absorción de modulación aplicado por el tag.

Refiriéndonos al diagrama a bloques, la transmisión se logra gracias a un PLL (Lazo de Enganche de Fase) y a los controladores de la antena.

Los controladores de la antena alimentan a la antena de la estación base de lectura con la energía apropiada. Estos controladores suministran corriente a la frecuencia de resonancia que típicamente es de 125kHz. La corriente suministrada por los controladores depende del factor de calidad (Q) del circuito resonante externo.

Se recomienda fuertemente que el diseño de la antena se efectúe de tal manera que no se sobrepase la corriente pico máximo que es de 250 mA. Otro factor limitante para la corriente de la antena es la convección térmica del encapsulado. La corriente pico máxima debe de ser diseñado de tal manera que la temperatura de la unión interna no exceda la temperatura máxima en una aplicación con una temperatura ambiente máxima. 100% de modulación (campo detenido) se logra desconectando los controladores de la antena. Los controladores de la antena están protegidos contra corto circuito de DC de la antena a las fuentes de voltaje. Cuando es detectado un corto circuito la terminal RDY/CLK es orillada a un nivel bajo mientras que el controlador principal es forzado en tres estados. El circuito puede ser reiniciado activando la terminal SHD. El PLL está conformado por los bloques del filtro de bucle, los cuales son: el oscilador controlado por voltaje, y del comparador de fase. Usando un divisor capacitivo, la terminal DEMOD_IN obtiene información acerca de la señal actual de alto voltaje en la antena.

Se compara la fase de estas señales con la señal de control de la antena. Por consiguiente el PLL es capaz de bloquear la frecuencia de portadora a la frecuencia de resonancia de la antena. Dependiendo del tipo de antena que se tenga, la frecuencia de resonancia del sistema puede estar dentro del rango de 100kHz a 150kHz. Donde quiera que esté la frecuencia de resonancia dentro de este rango, ésta será mantenida por el PLL. La señal demoduladora de entrada para el bloque de recepción es el voltaje sensado en la antena. La terminal DEMOD_IN también es usada como entrada para recibir la cadena. El nivel de señal en la entrada DEMOD_IN debe de ser menor que VDD-0.5V y mayor a VSS+0.5V. El nivel de entrada es ajustado con el uso de un divisor capacitivo externo. Capacitancia adicional del divisor debe

en amplitud (AM) se basa en la técnica de “Demodulación Síncrona de AM”. La cadena recibida se compone de muestra, de cancelación de nivel de CD, de un filtro pasa-banda y de un comparador. El voltaje de DC de la señal en la terminal DEMOD_IN se aplica a AGND a través de un resistor interno. La señal de AM es muestreada. El muestreo está sincronizado por un reloj de VCO. Cualquier componente de DC es suprimida de esta señal por el capacitor CDEC. Un filtrado adicional para remover la señal portadora remanente, ruido de baja y alta frecuencia se efectúa por un filtro pasa-banda de segundo orden y CDC2. La señal recibida filtrada y amplificada alimenta a un comparador asíncrono. La salida del comparador es amortiguado a la salida de la terminal DEMOD_OUT.

Circuito 2.11.1 Circuito del módulo de RFID

La señal RDY/CLK provee al Microcontrolador externo una señal de reloj la cual está sincronizada con la señal en la terminal ANT1 y con la información acerca del estado interno del chip EM4095. La señal sincronizada con ANT1 indica que el PLL está en bloqueo y que el punto de operación de recepción de cadena está establecido. Cuando SHD está en alto forza a RDY/CLK a un nivel bajo. Después de la transición de alto a bajo en SHD el PLL se pone en marcha, y la cadena de recepción es encendida. Después del tiempo TSET el PLL es atado y el punto de operación de la cadena de recepción se establece. En este momento la misma señal que está siendo transmitida a ANT1 es puesta en la terminal RDY/CLK indicándole al Microcontrolador que puede comenzar a observar la señal en la terminal DEMOD_OUT y dando al mismo tiempo una señal de reloj de referencia. El reloj en la terminal RDY/CLK es continuo,

también está presente durante el tiempo en que los controladores de la antena están apagados debido al alto nivel en la terminal MOD. Durante el tiempo TSET de la transición de un nivel alto a bajo en la terminal SHD la terminal RDY/CLK es arrastrada a un nivel bajo por un resistor de 10k . La razón para esto está en una función adicional de la terminal RDY/CLK en el caso de la modulación de AM con índice menor al 100%. En ese caso se emplea como un controlador auxiliar el cual mantiene una amplitud menor en la bobina durante el proceso de modulación. El circuito de la tarjeta de RFID empleada en la Tarjeta de Desarrollo para Microcontroladores PIC es el que el fabricante propone en su hoja de especificaciones y se muestra en el circuito del Circuito 2.11.1.

En la Ilustración se muestra el Módulo de RFID usado en el proyecto.