Opciones de arquitecturas en CompactRIO

La arquitectura a utilizar con CompactRIO puede tener variaciones según el tipo de aplicación a desarrollar. Para cualquiera de los tipos de arquitecturas las entradas y salidas análogas o digitales vienen de los módulos conectados al FPGA que realizan el

acondicionamiento y discretización de las señales. El FPGA es el elemento que de alguna forma siempre tendrá que procesar las señales o datos y enviar o recibir información al microprocesador por el bus PCI. El microprocesador a su vez se comunica con una computadora por medio de red. Es importante entender el como utilizar los diferentes elementos con que cuenta el CompactRIO para la aplicación que se requiera desarrollar. Existen varias formas de utilizar los elementos de CompactRIO para formar algún tipo de arquitectura y según el tipo de aplicación deseada y para este proyecto se estudiaron las siguientes opciones:

5.2.1. FPGA – Microprocesador

Al utilizar solamente un microprocesador en conjunto con el FPGA, se debe pensar en una aplicación que no implique el realizar gran cantidad de tareas que tienen que ver con interfaz grá…ca de usuarios, aunque puede ser posible mostrar grá…cas desde el microprocesador, haciendo que el microprocesador las elabore y publique por el servidor de Web que trae integrado en el CompactRIO.

Para este tipo de aplicación se tendrían 2 programas principales, uno que se ejecuta en el FPGA y otro que se ejecuta en el microprocesador. El programa del FPGA debe de contener los procesos más críticos en tiempo y el programa del microprocesador los procesos no tan críticos en tiempo y algunas tareas no determinísticas.

Este esquema permite desarrollar aplicaciones de control de pequeñas a medianas en cuanto al tamaño del programa sobretodo pensando en la capacidad del microproce- sador y el FPGA, pero en el caso del sistema que se propone a implementar presenta la desventaja de no poder utilizar gran poder de procesamiento en el despliegue de grá…cas. A pesar de ésto, este esquema de procesamiento es ideal para implementar un control sin despliegue de grá…cas.

5.2.2. FPGA – Host PC

En este esquema la computadora tiene que poder escribir y leer al FPGA casi directamente y esto depende de la tarjeta utilizada a la cual este conectado el FPGA. Básicamente, la parte de programación del microprocesador se desarrolla en la com- putadora pero con limitaciones en tiempo de respuesta por la conexión que se tenga entre la computadora y la PC, ya que compactRIO cuenta con la opción de que una PC pueda accesar la computadora pero con un intercambio de datos muy lento. En compactRIO se puede realizar un esquema de este tipo pero se estaría desperdiciando el microprocesador. Pero es posible conecta el FPGA directamente a la PC con otro tipo de adaptador para el bus PCI del FPGA hacia el bus de la computadora.

En este esquema el programa del FPGA debe contener forzosamente todos los procesos críticos y dejar tareas no determinísticas que se desarrollen en el programa de la computadora, pues los retardos de comunicación entre computadora y FPGA pueden ser muy grandes para una aplicación de respuesta en tiempo real.

Dado el tamaño del FPGA se puede pensar que este esquema es para aplicaciones relativamente pequeñas y sencillas, pues los cálculos en procesos críticos no deben de ser muchos como para ocupar todo el FPGA. Por otro lado en la computadora es posible hacer gran cantidad de análisis de datos y presentación grá…ca de datos. Para el sistema de adquisición de datos propuesto este esquema de procesamiento puede ser su…ciente pero no se decidió utilizar este esquema para poder tener la posibilidad de alguna implementación en el futuro de la parte de los lazos de regulación en el microprocesador.

5.2.3. FPGA – Microprocesador – Host PC

Este es el esquema donde se tienen que programar tres unidades de procesamien- to y permite más ‡exibilidad para el diseño pues hay tres lugares diferentes donde se puede realizar procesamiento, pero a la vez se debe aprovechar las características de procesamientote de cada unidad según cada tarea y que tan crítica es cada una. Se debe pensar en dividir los tipos de procesos en tres ordenes de tiempos de respuesta, pues habrá procesos críticos que deban responder alrededor de nanosegundos o microse- gundos y éstos deben de ir en el FPGA, después habrá procesos críticos que deban de responder en el orden de milisegundos y éstos deberían de ir en el microprocesador y …nalmente procesos no críticos que pueden realizarse en la computadora.

En este esquema se deben desarrollar tres programas y cada uno llevara a cabo diferentes procesos con diferentes prioridades. Es recomendable por las características de cada elemento que en la computadora se desarrolle la programación para interfaz grá…ca y tratamiento de información en forma muy presentable para el usuario así como la recepción de datos por red, en el microprocesador algunos lazos de regulación que involucren punto ‡otante pueden ser implementados y la comunicación de información con el FPGA y con la PC, en el FPGA se debe de desarrollar la programación de procesos críticos en el tiempo y manejo de dispositivos de entrada y salida.

El sistema propuesto en esta tesis es capaz de contar con la implementación de un control vectorial pero el alcance de este trabajo de tesis es solo la adquisición del modelo dinámico del motor y dejar la posibilidad de una implementación de control vectorial a partir este trabajo. Ya que el microprocesador está diseñado para implemen- tar aplicaciones de respuesta en tiempo real como es el caso de los lazos de regulación faltantes a este trabajo para poder llevar a cabo un control vectorial.