Red de adaptación de salida

Esta red se había diseñado idealmente una inductancia de 7,809nH y una capacitancia de 7,021pF como se muestra en la Figura 5.18. Por ese motivo, se debe realizar el estudio para ambos componentes.

Para realizar el estudio de la bobina el procedimiento a seguir es el que se ha detallado en apartados anteriores. En la Figura 5.29 (a) se aprecia que se necesita una inductancia de valor nominal 5,5nH para alcanzar los 7,809nH, obteniendo un factor de calidad de 8,35. Por otra parte, el layout de la bobina se presenta en la Figura 5.29 (b).

Figura 5.29. (a) Valor real de la bobina de la red de adaptación de salida. (b) Layout de la bobina de la red de adaptación de salida.

El procedimiento a seguir para la obtención del condensador es el que se ha explicado en apartados anteriores. En la Figura 5.30 (a) se muestra que para alcanzar los 7,021pF se necesita una capacitancia nominal de 5,55pF con un ancho de 120μm y cuyo factor de calidad es de 33,205. El layout de este condensador se observa en la Figura 5.30 (b).

Figura 5.30. (a) Valor real del condensador de la red de adaptación de salida. (b) Layout del condensador de la red de adaptación de salida.

Una vez obtenidos los valores reales de los componentes de la red de adaptación de salida, se procede a realizar su comprobación para lograr el máximo PAE. Para ello, en el circuito se deben incluir estos últimos componentes, como se muestra en la Figura 5.31, en la cual se observa en la salida la bobina de 5,5nH y el condensador de 5,55pF con un ancho de 120μm, así como las líneas de transmisión, corners y T que conectan estos elementos a la salida del transistor. El layout de este esquemático se presenta en la Figura 5.32.

(a) _(b)

Figura 5.32. Layout del transistor junto a las redes de estabilización y de adaptación de entrada y salida.

Los resultados de la comprobación se aprecian en la Figura 5.33, donde se verifica que las redes de adaptación se han diseñado correctamente, pues se obtiene un 53,06% de PAE para una potencia de entrada de 21 dBm. Además, se logra una potencia de salida de 31,348 dBm y una ganancia = 10,348 dB. Asimismo, se presenta de forma gráfica la potencia de salida, así como el PAE frente a una potencia de entrada establecida.

Figura 5.33. Arriba los resultados de la comprobación. Abajo la potencia transmitida (azul) y el PAE (rojo) frente a la potencia de entrada.

En la Tabla 5.1 se muestra la comparativa entre los resultados obtenidos en el diseño con los valores ideales y los valores reales.

Tabla 5.1. Comparación entre los resultados con los valores ideales y los valores reales.

PAE (%) Potencia de

salida (dBm) Ganancia (dB)

Valores ideales 55.71 32.032 11.032

Valores reales 53.06 31.348 10.348

El problema de este diseño es que se emplea una inductancia ideal de 1μH como bobina de choke. Lo que provoca que dicha bobina deba ser conectada externamente al circuito debido a su gran tamaño y, por ese motivo, no pueda ser integrada en el chip. Asimismo, el factor de calidad de estos componentes para bajas frecuencias es menor. Por ello, se ha decidido realizar una adaptación a la salida teniendo en cuenta la bobina de polarización con una red LCL en pi.

Esta red LCL se calculará con la ayuda de la herramienta “Smith Chart”. Los datos que se introducen en ella son los mismos que en el caso de la red de

adaptación de salida realizado en este capítulo. En este caso, se necesitan 3 componentes, dos bobinas en paralelo y un condensador en serie. Por lo que se realizará en la misma carta de Smith de forma manual (ver Figura 5.34).

Figura 5.34. Ventana de configuración del componente de la carta de Smith. Adaptación a la salida para una red LCL en pi.

Si se selecciona la opción “Build ADS Circuit”, se genera directamente la red diseñada. En la Figura 5.35 se muestran los valores ideales de los componentes de la red de adaptación, donde se tiene una bobina con una inductancia de 2,193nH correspondiente a la bobina de choke, mientras que el condensador que sustituirá el bloque DC tendrá una capacitancia de 884,2fF y se pondrá una inductancia de 2,213nH en paralelo a este condensador.

Una vez obtenidos los valores ideales de la red LCL se debe hacer un estudio para hallar los valores reales de los componentes. Primero, se comienza con la bobina de choke con un valor de inductancia de 2,213nH. En la Figura 5.36 (a) se observa que se necesita una inductancia de 2,07nH para lograr los 2,193nH y cuyo factor de calidad es de 8,699. En la Figura 5.36 (b) se presenta el layout de este elemento.

Figura 5.36. (a) Valor real de la bobina de la red de adaptación de salida (choke). (b) Layout de la bobina de la red de adaptación de salida (choke).

A continuación, para la otra bobina se realiza un procedimiento similar. Para obtener una inductancia de 2,213nH se necesita una inductancia 2,09nH (ver Figura 5.37 (a)) con un factor de calidad de 8,71. El layout de esta inductancia se observa en la Figura 5.37 (b).

Figura 5.37. (a) Valor real de la bobina de la red de adaptación de salida. (b) Layout de la bobina de la red de adaptación de salida.

Por último, se realiza el estudio del condensador, donde en la Figura 5.38 (a) se muestra el valor de la capacitancia necesario para lograr los 884fF y se obtiene un factor de calidad de 59,78. Mientras que en la Figura 5.38 (b) se presenta el layout de dicho condensador.

(a) (b)

Figura 5.38. (a) Valor real del condensador de la red de adaptación de salida. (b) Layout del condensador de la red de adaptación de salida.

Tras finalizar el estudio de los componentes, se procede a la comprobación de que se ha realizado correctamente la adaptación a la salida para alcanzar el máximo PAE. Para llevar a cabo dicha comprobación se incluyen estos elementos en el circuito (ver Figura 5.39), en la salida se coloca la bobina de choke de 2,07nH, el condensador de 860fF con un ancho de 45μm, y por último la bobina en paralelo a la salida de 2,09nH. Así como las líneas de transmisión, corners y T que conectan estos elementos a la salida del transistor. Asimismo, en la Figura 5.40 se muestra el layout resultante de este esquemático.

Figura 5.40. Layout del transistor junto a las redes de estabilización, de adaptación de entrada y la red LCL en pi a la salida.

En la Figura 5.41 se observa como el PAE cae hasta un 37,687% para una potencia de entrada de 21 dBm. Esto es debido al reducido factor de calidad que presentan las bobinas. También se ven afectada la potencia de salida de 29,744 dBm y la ganancia de 8,744 dB. A su vez, se presenta de forma gráfica la potencia de salida, así como el PAE frente a una potencia de entrada establecida.

Figura 5.41. Arriba los resultados de la comprobación. Abajo la potencia transmitida (azul) y el PAE (rojo) frente a la potencia de entrada.

Por otro lado, en la Figura 5.42 se comprueba la correcta adaptación del circuito en pequeña señal. Del análisis realizado se obtiene que la adaptación de entrada el valor de S11 es de -9,894 dB y por otro lado en la adaptación de salida el resultado de S22 es -19,598 dB.

Figura 5.42. Resultados de la comprobación de la correcta adaptación en pequeña señal. Red de adaptación LCL en pi.

La obtención de un PAE de 37,687% es un buen resultado, pero se opta por incluir una red de polarización a la primera solución propuesta, compuesta en la red de adaptación de salida por una red LC, una bobina en paralelo con una inductancia de 2,05nH y un condensador de 761fF y un ancho de 40μm. Lo que se hará será cambiar la bobina ideal de 1μH por una red de polarización formada por componentes reales.