Secuencia de luces
Durante el desarrollo de este ejemplo, se obtendrá el diseño de un circuito con un display con LED’s destellantes. Dicho display tiene cuatro LED que encienden y apagan en una secuencia particular que dependerá de una señal de control X.
Especificaciones: Secuencia A B C D B C D B C D B C D B C D Secuencia B A B C D A B C D A B C D A B C D A B C D A B C D
Si X = 0 Ocurrirá la secuencia “A” (los cuatro blancos indican que la luz esta apagada, y los obscuros, que la luz esta encendida).
Si X = 1 Sucederá la secuencia “B”.
Nota: Cuando tu cambies el selector de secuencia X en medio de una secuencia, las luces continuarán con la secuencia actual hasta que se encuentre con un diseño de luces, que también este en la otra secuencia. De ahí en adelante, la secuencia que fue seleccionada comenzará nuevamente con su correspondencia al nuevo valor de X.
Por ejemplo, se supone que X =0 y un selector X se hacen 1 en el momento que la secuencia de luces son (OFF-ON-ON-OFF) (secuencia “A”). La secuencia de la figura “A” continuará hasta el próximo diseño (ON-ON-ON-ON) que es también un diseño de la secuencia “B”. De ahora en adelante la secuencia “B” continuará.
2. Implementa en el protoboard el circuito secuencial síncrono diseñado con el menor número de CI, puedes utilizar el GAL.
3. Opcional:
Simular el circuito diseñado en Multisim.
TEMA MÁQUINAS FINITAS DE ESTADOS
1. Diseñar un sistema secuencial contador modulo 8 con entrada de cuenta ascendente/descendente X={a,b} tal que si X=a realizará una cuenta ascendente y, por el contrario, si X=b realizará una cuenta descendente. Cuando la entrada cambie de X=a a X=b o viceversa el sistema continuará realizando la cuenta a partir del lugar en que se encontraba. El sistema mostrará como salidas Z el valor de la cuenta. Se diseñará como una máquina de Moore síncrona por flanco de subida.
Realizar la representación formal del sistema mediante un diagrama de estados y una tabla de estados para la máquina de Moore equivalente.
Codificar los estados, las entradas y las salidas en binario.
Materializar el circuito mediante las puertas lógicas y los biestables necesarios.
2. Diseñar un sistema secuencial con una entrada binaria X y una única salida Z que detecte tres o más unos consecutivos en la línea de entrada X.
X sistema secuencial Z= si los 3 últimos datos son 111, 0 en caso contrario
a. Especificar y explicar cuáles son los estados que ha de tener el sistema si se trata de como máquina de Moore.
b. Especificar y explicar cuáles son los estados que ha de tener el sistema si se trata de como máquina de Mealy.
Elegir el tipo de FSM que proporcione la salida antes, e implementar el circuito empleando el menor número de puertas posible.
3. Se desea diseñar un contador ascendente de 0 a 3 con entrada de habilitación de cuenta y salidas de fin de cuenta, con biestables (tipo T o tipo D), el que se crea más conveniente),y puertas lógicas. Este contador deberá implementarse como una máquina secuencial de estados finitos (FSM) tipo Mealy.
La especificación binaria del sistema es la siguiente: 1 si los tres últimos datos son 111
0 en caso contrario Sistema Secuencial X Z = Entradas:
CLEAR: puesta a 0 asíncrona (activa por nivel alto). CE: habilitación de cuenta (activa por nivel alto). CLK: reloj.
Salidas:
Q1 y Q0 (SSD): salidas de datos.
RCO: se pone a 1 cuando el contador llega al final de la cuenta, y además la cuenta está habilitada.
Función:
a) Obtener el diagrama de transición de estados del contador, incluyendo sus entradas y sus salidas.
b) Obtener la tabla de transición de estados y salidas del contador.
c) Obtener la tabla de transición de estados, entradas, salidas y estados del contador codificada en binario.
d) Obtener las tablas de excitación y salida del autómata (Se recuerda que se deben usar biestables T).
e) Obtener las expresiones mínimas para la función de transición de estados y la función de salida.
f) Representar gráficamente el esquema de interconexión del contador.
4. Obtener el diagrama de estados, como máquina de Mealy y de Moore de un sumador serie. Este sumador posee dos entradas binarias, A y B, de un bit y una salida binaria, S, de un bit que operan del siguiente modo: los datos entran bit a bit por las dos entradas en paralelo comenzando por el bit menos significativo, generándose la salida bit a bit también comenzando por el bit menos significativo. Por ejemplo:
A>110010000100... B>111101001010... S>010000101110...
5. Especificar y diseñar (con puertas básicas y biestables flip-flop tipo SR disparados por flanco de subida) un sistema secuencial capaz de seguir dos secuencias de cuenta en función de una señal de control denominada Ar/Ab.
Si Ar/Ab=a Cuenta=0,1,2,3,4,5,6,7. Si Ar/Ab=b Cuenta=7,6,5,4,3,2,1,0.
S1 fija si la secuencia sigue los números pares o impares.
7. Diseñar un sistema secuencial que materialice la siguiente función f de n variables, que son leídas en serie. Materializarlo mediante biestables de tipo J-K. ⎩⎨⎧=−−contrario caso en 01 a bits más ó 3 tiene variable la si 1)x,x,...,x,x(f012n1n
8. Dado el diagrama de estados de la figura siguiente, realizar una materialización canónica con un registro de estado de tres bits y:
Dos multiplexores de 8 a 1 y puertas básicas. Ó una única PLA.
Ó una única ROM.
9. Se desea diseñar un circuito secuencial consistente en un contador reversible de 3 bits que, además de los 3 bits de datos de salida habituales, posea dos salidas adicionales: Y=1 si el número actual en el contador es múltiplo de 2, Y=0 si no lo es (téngase en cuenta que el 0 no es múltiplo de ningún número).
Z=1 si el número actual tiene dos o más bits seguidos con valor 1, Z=0 si no.
El contador tendrá una entrada X tal que si X=1 la cuenta será ascendente, y si X=0 será descendente. Se pide:
a) Dibujar el diagrama de estados del circuito secuencial como una máquina de Moore, incluyendo los valores de las salidas Y y Z.
b) Construir la tabla de transiciones y salidas, suponiendo que el circuito se realizará con biestables de tipo D síncronos por flanco de subida.
c) Obtener las funciones de transición y de salida.
d) Dibujar el circuito resultante, utilizando los biestables indicados en b) y una PLA o puertas lógicas.
10. Sea un sistema secuencial con una entrada binaria X de un bit y una salida binaria Z de un bit capaz de detectar la secuencia baa.
X SISTEMA SECUENCIAL Z Z=
q si los últimos tres datos son: baa p caso contrario
a) Representar el sistema (máquina de Mealy) en forma de diagrama de estados y tabla de estados.
b) Elegir una codificación, representar la tabla de estados con dicha codificación, expresar las funciones de próximo estado y de salida como suma de minterms.
c) Minimizar mediante diagrama de Karnaugh las funciones de próximo estado y de salida.
d) Materializar el sistema secuencial utilizando puertas lógicas y biestables tipo D (Delay) con reset asíncrono.
e) ¿De qué condiciones iniciales ha de partir el sistema?, ¿qué valores hay que poner y en qué señales del circuito para conseguirlo? Sistema secuencial ZX
11. Se desea diseñar un sistema secuencial con una señal de entrada X = {a,b} tal que si X=a el circuito realice una cuenta ascendente (0,1,2,3,4,5,6,7,0,1,2,...) y si X=b realiza una cuenta descendente (0,7,6,5,4,3,2,1,0,7,6,...). Cuando la entrada X cambie de X=a a X=b o de X=b a X=a, el sistema continuará realizando la cuenta a partir del número en que se encontraba.
X Sistema SecuencialZ
El sistema contará exclusivamente con una salida Z = {x,y} tal que Z=x si el número actual en la cuenta es múltiplo de tres, y Z=y si no lo es. Se pide:
a) Realizar la representación formal del sistema mediante un diagrama de estados y una tabla de estados para la máquina de Moore equivalente.
b) Codificar las entradas, los estados y las salidas en binario.
c) Materializar el circuito mediante una ROM y biestables JK disparados por flanco de subida.
IMPORTANTE: es imprescindible indicar explícitamente el nombre y el peso lógico de todas las señales del circuito, así como las dimensiones y el contenido de la ROM.
12. Para el diagrama de estados de la figura, se pide realizar una materialización con: a) Registro de estado, 2 multiplexores de 4 a 1 y el menor número posible de puertas lógicas básicas. ¿Cuántos bits necesita tener el registro de estado?
b) El menor número posible de puertas básicas y biestables tipo D. ¿Qué tipo de máquina de estados es?
13. Diseñar un contador de 3 bits capaz de contar en binario puro o en Gray, según el valor de la señal de selección S:
S=
0 cuenta en binario puro 1 cuenta en Gray
puertas lógicas básicas. ¿Cuántos bits necesita tener el registro de estado?
b) El menor número posible de puertas básicas y biestables tipo D. ¿Qué tipo de máquina de estados es?
15. Se desea diseñar un contador ascendente módulo 16 como una máquina finita de estados (FSM). Se pide:
a) Realizar la representación formal del sistema mediante un diagrama de estados y una tabla de estados para la máquina de Moore equivalente.
b) Codificar las entradas, los estados y las salidas en binario.
c) Materializar el circuito mediante puertas lógicas y biestables D disparados por flanco de subida.
d) Sin rediseñar completamente el contador, añadir los elementos necesarios para dotarlo de una entrada CE tal que si vale 1 el contador realice la cuenta normal, y si vale 0 se quede bloqueado (la entrada es realmente una habilitación de cuenta activa por nivel alto).
IMPORTANTE: es imprescindible indicar explícitamente el nombre y el peso lógico de todas las señales del circuito.
1 16. Un motor dispone de un pulsador P. Si el motor esta parado y se pulsa P, el motor no se pondría en marcha hasta que se soltara P. De igual forma si el motor esta en marcha y se pulsa P, el motor no se pararía hasta que se soltara P. Es decir, la activación o desactivación se produce por paso de 1 a 0.
Por ejemplo, comenzando el motor parado, para que se active, su pulsador deberá pasar primero a activo (el motor estará en proceso de encendido) y después a inactivo (el motor pasará a estar encendido). De igual manera se realizará el paso de encendido a parado.
Entrada del sistema: P (1 bit)=
Salida del sistema: Z (1 bit) = 0 si el motor
Utilizar biestables tipo D para la implementación del mismo.
1 a. Representar el sistema en forma de diagrama de estados y de tabla de estados suponiendo que vamos a implementarlo como una maquina de Moore.
2 b. Representar el sistema en forma de diagrama de estados y de tabla de estados suponiendo que vamos a implementarlo como una maquina de Mealy.
3 c. ¿Cuál es la diferencia principal entre una máquina de estados de Mealy y una de Moore?
4 d. Realizar una asignación de estados, y escribir la tabla de transiciones y de salida del sistema para la máquina de Mealy
5 e. Dar las expresiones de las funciones de entrada a los elementos de memoria (funciones de estado siguiente) y de salida simplificadas.
6 f. Dibujar el circuito resultante.
17. Diseñar e implementar el autómata de Mealy capaz de detectar en la línea de entrada X la secuencia 1011, teniendo en cuenta posibles solapamientos en la
contrario
1 a) Obtener el diagrama de transición de estados, incluyendo sus entradas y sus salidas.
2 b) Obtener la tabla de transición de estados y salidas.
3 c) Obtener la tabla de transición de estados, entradas, salidas y estados codificada en binario.
4 d) Obtener las tablas de excitación y salida del autómata (Se recuerda que se deben usar biestables D).
5 e) Obtener las expresiones mínimas para la función de transición de estados y la función de salida.
1 si los cuatro últimos datos son 1011
0 en caso contrario 1 si el motor está en marcha Sistema Secuencial X Z =
18. Un limpiaparabrisas tiene pulsadores de marcha y paro, M y P. Si se pulsa M se activa, si se pulsa P se para, además es prioritario el pulsador de parada. Se pide:
1 a. Representar el sistema en forma de diagrama de estados y de tabla de estados suponiendo que vamos a implementarlo como una maquina de Mealy.
2 b. Cuál es la diferencia principal entre una máquina de estados de Mealy y una de Moore?
3 c. Realizar una asignación de estados, y escribir la tabla de transiciones y de salida del sistema.
4 d. De las expresiones de las funciones de entrada a los elementos de memoria (funciones de estado siguiente) y de salida simplificadas.
Garza J. Ángel. 2006. Sistemas digitales y electrónica digital Prácticas de laboratorio. Prentice Hall: México.