Francesc Vila. 28 de Setembre de Presentació del Projecte Final de Carrera Universitat Autònoma de Barcelona

Adaptador d’IPs per a NoCs Francesc Vila Introducción Motivación y objetivos Trabajo realizado Entorno de trabajo Diseño de la interfaz Esquema lógico Driver Resultados y Conclusiones

Disseny d’un Adaptador d’IPs per a NoCs

Presentació del Projecte Final de Carrera Universitat Autònoma de Barcelona

Adaptador d’IPs per a NoCs Francesc Vila Introducción Motivación y objetivos Trabajo realizado Entorno de trabajo Diseño de la interfaz Esquema lógico Driver Resultados y Conclusiones

Indice

Adaptador d’IPs per a NoCs Francesc Vila Introducción Motivación y objetivos Trabajo realizado Entorno de trabajo Diseño de la interfaz Esquema lógico Driver Resultados y Conclusiones

Indice

Adaptador d’IPs per a NoCs Francesc Vila Introducción Motivación y objetivos Trabajo realizado Entorno de trabajo Diseño de la interfaz Esquema lógico Driver Resultados y Conclusiones

Indice

Adaptador d’IPs per a NoCs Francesc Vila Introducción Motivación y objetivos Trabajo realizado Entorno de trabajo Diseño de la interfaz Esquema lógico Driver Resultados y Conclusiones

Evolución de la tecnología

• System on Chip (SoC). Sistemas con un procesador y

varios periféricos.

• MultiProcessor System on Chip (MPSoC). SoC que integra varios procesadores.

• Network on Chip (NoC). Sistemas con varios procesadores con una interconexión distinta a los MPSoC.

Adaptador d’IPs per a NoCs Francesc Vila Introducción Motivación y objetivos Trabajo realizado Entorno de trabajo Diseño de la interfaz Esquema lógico Driver Resultados y Conclusiones

Evolución de la tecnología

• System on Chip (SoC). Sistemas con un procesador y

varios periféricos.

• MultiProcessor System on Chip (MPSoC). SoC que

integra varios procesadores.

• Network on Chip (NoC). Sistemas con varios procesadores con una interconexión distinta a los MPSoC.

Adaptador d’IPs per a NoCs Francesc Vila Introducción Motivación y objetivos Trabajo realizado Entorno de trabajo Diseño de la interfaz Esquema lógico Driver Resultados y Conclusiones

Evolución de la tecnología

• System on Chip (SoC). Sistemas con un procesador y

varios periféricos.

• MultiProcessor System on Chip (MPSoC). SoC que

integra varios procesadores.

• Network on Chip (NoC). Sistemas con varios

procesadores con una interconexión distinta a los MPSoC.

Adaptador d’IPs per a NoCs Francesc Vila Introducción Motivación y objetivos Trabajo realizado Entorno de trabajo Diseño de la interfaz Esquema lógico Driver Resultados y Conclusiones

Ventajas de las NoC

El uso de NoC nos supone varias ventajas:

• Aumento de la escalabilidad del sistema

• Buses -> Enlaces punto a punto

• Menor ancho de las pistas

• Menos interferencias • Explotar el paralelismo

Adaptador d’IPs per a NoCs Francesc Vila Introducción Motivación y objetivos Trabajo realizado Entorno de trabajo Diseño de la interfaz Esquema lógico Driver Resultados y Conclusiones

Ventajas de las NoC

El uso de NoC nos supone varias ventajas:

• Aumento de la escalabilidad del sistema

• Buses -> Enlaces punto a punto

• Menor ancho de las pistas

• Menos interferencias • Explotar el paralelismo

Adaptador d’IPs per a NoCs Francesc Vila Introducción Motivación y objetivos Trabajo realizado Entorno de trabajo Diseño de la interfaz Esquema lógico Driver Resultados y Conclusiones

Ventajas de las NoC

El uso de NoC nos supone varias ventajas:

• Aumento de la escalabilidad del sistema

• Buses -> Enlaces punto a punto

• Menor ancho de las pistas

• Menos interferencias • Explotar el paralelismo

Adaptador d’IPs per a NoCs Francesc Vila Introducción Motivación y objetivos Trabajo realizado Entorno de trabajo Diseño de la interfaz Esquema lógico Driver Resultados y Conclusiones

Ventajas de las NoC

El uso de NoC nos supone varias ventajas:

• Aumento de la escalabilidad del sistema

• Buses -> Enlaces punto a punto

• Menor ancho de las pistas

• Menos interferencias

• Explotar el paralelismo

Adaptador d’IPs per a NoCs Francesc Vila Introducción Motivación y objetivos Trabajo realizado Entorno de trabajo Diseño de la interfaz Esquema lógico Driver Resultados y Conclusiones

Ventajas de las NoC

El uso de NoC nos supone varias ventajas:

• Aumento de la escalabilidad del sistema

• Buses -> Enlaces punto a punto

• Menor ancho de las pistas

• Menos interferencias

• Explotar el paralelismo

Adaptador d’IPs per a NoCs Francesc Vila Introducción Motivación y objetivos Trabajo realizado Entorno de trabajo Diseño de la interfaz Esquema lógico Driver Resultados y Conclusiones

Indice

Adaptador d’IPs per a NoCs Francesc Vila Introducción Motivación y objetivos Trabajo realizado Entorno de trabajo Diseño de la interfaz Esquema lógico Driver Resultados y Conclusiones

Diseño de una interfaz

Adaptar un procesador a una red

AHB-APB Bridge LEON3 Memória Timer Interfaz APB AHB RED Árbitro AMBA BLOQUE BÁSICO

Adaptador d’IPs per a NoCs Francesc Vila Introducción Motivación y objetivos Trabajo realizado Entorno de trabajo Diseño de la interfaz Esquema lógico Driver Resultados y Conclusiones

Indice

Adaptador d’IPs per a NoCs Francesc Vila Introducción Motivación y objetivos Trabajo realizado Entorno de trabajo Diseño de la interfaz Esquema lógico Driver Resultados y Conclusiones

GRLIB

• Un procesador (LEON3)

• Controladores de memoria

• Módulo ethernet

• . . .

Además, nos proporciona:

• Un único modo de conectar los dispositivos (bus AMBA)

• Scripts para la síntesis y la simulación

Adaptador d’IPs per a NoCs Francesc Vila Introducción Motivación y objetivos Trabajo realizado Entorno de trabajo Diseño de la interfaz Esquema lógico Driver Resultados y Conclusiones

GRLIB

• Un procesador (LEON3)

• Controladores de memoria

• Módulo ethernet

• . . .

Además, nos proporciona:

• Un único modo de conectar los dispositivos (bus

AMBA)

• Scripts para la síntesis y la simulación

Adaptador d’IPs per a NoCs Francesc Vila Introducción Motivación y objetivos Trabajo realizado Entorno de trabajo Diseño de la interfaz Esquema lógico Driver Resultados y Conclusiones

GRLIB

• Un procesador (LEON3)

• Controladores de memoria

• Módulo ethernet

• . . .

Además, nos proporciona:

• Un único modo de conectar los dispositivos (bus

AMBA)

• Scripts para la síntesis y la simulación

Adaptador d’IPs per a NoCs Francesc Vila Introducción Motivación y objetivos Trabajo realizado Entorno de trabajo Diseño de la interfaz Esquema lógico Driver Resultados y Conclusiones

GRLIB

• Un procesador (LEON3)

• Controladores de memoria

• Módulo ethernet

• . . .

Además, nos proporciona:

• Un único modo de conectar los dispositivos (bus

AMBA)

• Scripts para la síntesis y la simulación

Adaptador d’IPs per a NoCs Francesc Vila Introducción Motivación y objetivos Trabajo realizado Entorno de trabajo Diseño de la interfaz Esquema lógico Driver Resultados y Conclusiones

Flujo de diseño

Estructura de directorios y ficheros a modificar:

GRLIB

Makefile bin designs doc lib

leon3-altera-ep1c20 leon3-digilent-xup leon3-avnet-3s1500 leon3-xillinx-ml403

Makefile config.vhd leon3mp.vhd

testbench.vhd ...

Adaptador d’IPs per a NoCs Francesc Vila Introducción Motivación y objetivos Trabajo realizado Entorno de trabajo Diseño de la interfaz Esquema lógico Driver Resultados y Conclusiones

Flujo de diseño

Estructura de directorios y ficheros a modificar:

GRLIB

Makefile bin designs doc lib

leon3-altera-ep1c20 leon3-digilent-xup leon3-avnet-3s1500 leon3-xillinx-ml403

Makefile config.vhd leon3mp.vhd

testbench.vhd ...

Adaptador d’IPs per a NoCs Francesc Vila Introducción Motivación y objetivos Trabajo realizado Entorno de trabajo Diseño de la interfaz Esquema lógico Driver Resultados y Conclusiones

Flujo de diseño

Estructura de directorios y ficheros a modificar:

GRLIB

Makefile bin designs doc lib

leon3-altera-ep1c20 leon3-digilent-xup leon3-avnet-3s1500 leon3-xillinx-ml403

Makefile config.vhd leon3mp.vhd

testbench.vhd ...

Adaptador d’IPs per a NoCs Francesc Vila Introducción Motivación y objetivos Trabajo realizado Entorno de trabajo Diseño de la interfaz Esquema lógico Driver Resultados y Conclusiones

Flujo de diseño

Estructura de directorios y ficheros a modificar:

GRLIB

Makefile bin designs doc lib

leon3-altera-ep1c20 leon3-digilent-xup leon3-avnet-3s1500 leon3-xillinx-ml403

Makefile config.vhd leon3mp.vhd

testbench.vhd ...

Adaptador d’IPs per a NoCs Francesc Vila Introducción Motivación y objetivos Trabajo realizado Entorno de trabajo Diseño de la interfaz Esquema lógico Driver Resultados y Conclusiones

Flujo de diseño

Estructura de directorios y ficheros a modificar:

GRLIB

Makefile bin designs doc lib

leon3-altera-ep1c20 leon3-digilent-xup leon3-avnet-3s1500 leon3-xillinx-ml403

Makefile config.vhd leon3mp.vhd

testbench.vhd ...

Adaptador d’IPs per a NoCs Francesc Vila Introducción Motivación y objetivos Trabajo realizado Entorno de trabajo Diseño de la interfaz Esquema lógico Driver Resultados y Conclusiones

Flujo de diseño

Estructura de directorios y ficheros a modificar:

GRLIB

Makefile bin designs doc lib

leon3-altera-ep1c20 leon3-digilent-xup leon3-avnet-3s1500 leon3-xillinx-ml403

Makefile config.vhd leon3mp.vhd

testbench.vhd ...

Adaptador d’IPs per a NoCs Francesc Vila Introducción Motivación y objetivos Trabajo realizado Entorno de trabajo Diseño de la interfaz Esquema lógico Driver Resultados y Conclusiones

Flujo de diseño

Estructura de directorios y ficheros a modificar:

GRLIB

Makefile bin designs doc lib

leon3-altera-ep1c20 leon3-digilent-xup leon3-avnet-3s1500 leon3-xillinx-ml403

Makefile config.vhd leon3mp.vhd

testbench.vhd ...

Adaptador d’IPs per a NoCs Francesc Vila Introducción Motivación y objetivos Trabajo realizado Entorno de trabajo Diseño de la interfaz Esquema lógico Driver Resultados y Conclusiones

Flujo de diseño

Estructura de directorios y ficheros a modificar:

GRLIB

Makefile bin designs doc lib

leon3-altera-ep1c20 leon3-digilent-xup leon3-avnet-3s1500 leon3-xillinx-ml403

Makefile config.vhd leon3mp.vhd

testbench.vhd ...

Adaptador d’IPs per a NoCs Francesc Vila Introducción Motivación y objetivos Trabajo realizado Entorno de trabajo Diseño de la interfaz Esquema lógico Driver Resultados y Conclusiones

Flujo de diseño

Estructura de directorios y ficheros a modificar:

GRLIB

Makefile bin designs doc lib

leon3-altera-ep1c20 leon3-digilent-xup leon3-avnet-3s1500 leon3-xillinx-ml403

Makefile config.vhd leon3mp.vhd

testbench.vhd ...

Adaptador d’IPs per a NoCs Francesc Vila Introducción Motivación y objetivos Trabajo realizado Entorno de trabajo Diseño de la interfaz Esquema lógico Driver Resultados y Conclusiones

Indice

Adaptador d’IPs per a NoCs Francesc Vila Introducción Motivación y objetivos Trabajo realizado Entorno de trabajo Diseño de la interfaz Esquema lógico Driver Resultados y Conclusiones

Indice

Adaptador d’IPs per a NoCs Francesc Vila Introducción Motivación y objetivos Trabajo realizado Entorno de trabajo Diseño de la interfaz Esquema lógico Driver Resultados y Conclusiones

Top de la interfaz

Adaptador d’IPs per a NoCs Francesc Vila Introducción Motivación y objetivos Trabajo realizado Entorno de trabajo Diseño de la interfaz Esquema lógico Driver Resultados y Conclusiones

Unidad de control

31 15 4 3 2 1 0 PALABRA DE MEMÓRIA CONTROL Enviar/Recibir Principio Fin Único Datos disponibles NÚMERO DE SECUENCIA • Envío

1 Leer las opciones 2 Leer el dato

• Recepción

1 Escribir si el paquete está disponible y el número de secuencia

Adaptador d’IPs per a NoCs Francesc Vila Introducción Motivación y objetivos Trabajo realizado Entorno de trabajo Diseño de la interfaz Esquema lógico Driver Resultados y Conclusiones

Buffer de recepción

• Hay un buffer para cada nodo de la red

• Los paquetes se guardan en el órden en el que llegan

Adaptador d’IPs per a NoCs Francesc Vila Introducción Motivación y objetivos Trabajo realizado Entorno de trabajo Diseño de la interfaz Esquema lógico Driver Resultados y Conclusiones

Packetizer

Este módulo nos crea los paquetes a enviar

0 15 16 23 24 31

Dirección origen Dirección destino

Número secuencia Tamaño

Datos

Adaptador d’IPs per a NoCs Francesc Vila Introducción Motivación y objetivos Trabajo realizado Entorno de trabajo Diseño de la interfaz Esquema lógico Driver Resultados y Conclusiones

Wormhole splitter

Este módulo nos divide el paquete en distintos flits. Tenemos los siguientes tipos:

• Start flit

• Middle flit

Adaptador d’IPs per a NoCs Francesc Vila Introducción Motivación y objetivos Trabajo realizado Entorno de trabajo Diseño de la interfaz Esquema lógico Driver Resultados y Conclusiones

Wormhole splitter

Este módulo nos divide el paquete en distintos flits. Tenemos los siguientes tipos:

• Start flit

• Middle flit

Adaptador d’IPs per a NoCs Francesc Vila Introducción Motivación y objetivos Trabajo realizado Entorno de trabajo Diseño de la interfaz Esquema lógico Driver Resultados y Conclusiones

Wormhole splitter

Este módulo nos divide el paquete en distintos flits. Tenemos los siguientes tipos:

• Start flit

• Middle flit

Adaptador d’IPs per a NoCs Francesc Vila Introducción Motivación y objetivos Trabajo realizado Entorno de trabajo Diseño de la interfaz Esquema lógico Driver Resultados y Conclusiones

Wormhole joiner

Este es el módulo que une los flits formando un paquete

• Quita las marcas del inicio de los flits

Adaptador d’IPs per a NoCs Francesc Vila Introducción Motivación y objetivos Trabajo realizado Entorno de trabajo Diseño de la interfaz Esquema lógico Driver Resultados y Conclusiones

Indice

Adaptador d’IPs per a NoCs Francesc Vila Introducción Motivación y objetivos Trabajo realizado Entorno de trabajo Diseño de la interfaz Esquema lógico Driver Resultados y Conclusiones

Driver

• Proporciona funciones de acceso a la interfaz

• Enviar paquete

int enviar paquete (int destino, int flags, void data)

• Recibir paquete

int recibir paquete (int destino, int* n seq, void* data)

Adaptador d’IPs per a NoCs Francesc Vila Introducción Motivación y objetivos Trabajo realizado Entorno de trabajo Diseño de la interfaz Esquema lógico Driver Resultados y Conclusiones

Indice

Adaptador d’IPs per a NoCs Francesc Vila Introducción Motivación y objetivos Trabajo realizado Entorno de trabajo Diseño de la interfaz Esquema lógico Driver Resultados y Conclusiones

Resultados y Conclusiones

• Se trata de una interfazsimple.

• Conseguimosabstraer la red al procesador.

• Con la simulación del timing conseguimos una

frecuencia máxima de 65MHz. Por lo tanto el

throughput:

Th = 65· 106 ciclos_seg ·_ciclo1flit·4bytes_15flit ·₂1MByte20_Bytes ' 16

Mbytes seg

• Posibles mejoras

• Añadir fiabilidad punto a punto.

• Enviar más datos en un paquete.

Adaptador d’IPs per a NoCs Francesc Vila Introducción Motivación y objetivos Trabajo realizado Entorno de trabajo Diseño de la interfaz Esquema lógico Driver Resultados y Conclusiones

Disseny d’un Adaptador d’IPs per a NoCs

Presentació del Projecte Final de Carrera Universitat Autònoma de Barcelona