Sistemas Digitales-EL

Sistemas Digitales-EL170-201602

Authors

Paez Trujillo Emiliano

Rights

Attribution-NonCommercial-ShareAlike 3.0 United States

Download date

20/06/2021 17:57:20

Item License

http://creativecommons.org/licenses/by-nc-sa/3.0/us/

III. INTRODUCCIÓN

Curso de especialidad en la carrera de Ingeniería Electrónica e Ingeniería Mecatrónica, de carácter

teórico-práctico dirigido a los estudiantes del cuarto ciclo, que busca desarrollar las competencias de comunicación

escrita y oral y de participación activa y eficaz en equipo de trabajo multidisciplinario.

El desarrollo de nuevos equipos electrónicos requiere que los ingenieros estén preparados en las técnicas de

diseño más recientes. En la línea digital las aplicaciones son cada vez más diversas y el curso está diseñado para

conectar las técnicas vistas en el curso previo con nuevas técnicas y desarrollar nuevos sistemas que van

creciendo en complejidad. El curso contribuye en la formación de las habilidades de diseño digital de alta

complejidad en el futuro ingeniero.

IV. LOGRO (S) DEL CURSO

Al finalizar el curso, el estudiante diseña sistemas digitales programables básicos con VHDL sobre FPGAs.

UNIDAD Nº: 1 LENGUAJE DE MODELAMIENTO DE HARDWARE LOGRO

Al finalizar la unidad el estudiante:

-Aplica las reglas del lenguaje de modelamiento de hardware con rigurosidad. -Construye circuitos básicos con el lenguaje de modelamiendo de harware. TEMARIO

-Introducción a los FPGA

-Definición de VHDL, características, estructura. I. INFORMACIÓN GENERAL

CURSO

_:

CÓDIGO

_:

CICLO

_:

CUERPO ACADÉMICO

_:

_{Paez Trujillo, Emiliano}

CRÉDITOS

_:

SEMANAS

_:

HORAS

_:

ÁREA O CARRERA

_:

II. MISIÓN Y VISIÓN DE LA UPC

Misión: Formar líderes íntegros e innovadores con visión global para que transformen el Perú. Visión: Ser líder en la educación superior por su excelencia académica y su capacidad de innovación.

-Entidades y Arquitecturas -Modos de asignación y procesos.

HORA(S) / SEMANA(S) SEMANAS: 1 y 2

UNIDAD Nº: 2 MÁQUINAS DE ESTADO Y MEMORIAS LOGRO

Al finalizar la unidad el estudiante:

-Diseña máquinas de estado complejas utilizando VHDL.

-Diseña unidades de memoria basado en las especificaciones de un sistema digital mayor. TEMARIO

-Maquinas de estado: Definición, Moore y Mealy.

-Diseño e implementación de máquinas de estado con VHDL. -Concepto, clasificación y características de las memorias. -Circuitos digitales en memoria

-Memorias integradas en los FPGA síncronas y asíncronas. HORA(S) / SEMANA(S)

SEMANAS: 3, 4, 5 y 6

UNIDAD Nº: 3 INSTRUCCIONES-EL LENGUAJE DE LAS COMPUTADORAS LOGRO

Al finalizar la unidad el estudiante:

-Elabora la tabla de instrucciones y el hardware relacionado de acuerdo con las operaciones y microtareas básicas del estándar MIPS.

TEMARIO

-Operaciones y Operandos de la computadora. -Instrucciones para la toma de decisiones. -Integración en un programa.

HORA(S) / SEMANA(S) SEMANAS: 7, 8 , 9 y 10

UNIDAD Nº: 4 EL PROCESADOR LOGRO

Al finalizar la unidad el estudiante:

-Construye una ruta de datos y su unidad de control monociclo y multiciclo bajo el estándar MIPs -Modifica la ruta de datos con técnicas de segmentación y los riesgos asociados.

TEMARIO

-Descripción de la implementación: Ruta de Datos monociclo. -Instrucciones tipo R, LW, SW y de decisión.

-Unidades de control: Principal y del ALU -Ruta de Datos Multiciclo.

-Segmentación de una ruta de datos multiciclo.

-Dificultades en una ruta de datos segmentada: Riesgos estructurales, de datos y control.

HORA(S) / SEMANA(S)

SEMANAS: 11, 12, 13, 14 15 y 16

VI. METODOLOGÍA

El curso se dicta en dos sesiones semanales, la primera de 3 horas en las cual se presentan los conocimientos

teóricos y una sesión práctica de laboratorio de 2 horas donde se aplican los conocimientos adquiridos y se

diseñan nuevos circuitos.

Los laboratorios tienen una guía sobre la experiencia a realizar. Las experiencias incluyen diseños utilizando

VHDL y simulando o implementando en los FPGAS de las tarjetas Spartan 3E Starter. El software a utilizar es

el Xilinx ISE Design Suite Webpack.

VII. EVALUACIÓN FÓRMULA

7% (LB1) + 5% (PC1) + 7% (LB2) + 18% (EA1) + 7% (LB3) + 7% (LB4) + 5% (PC2) + 7% (LB5) + 7% (LB6) + 30% (TF1)

TIPO DE NOTA PESO %

LB - PRACTICA LABORATORIO 7 PC - PRÁCTICAS PC 5 LB - PRACTICA LABORATORIO 7 EA - EVALUACIÓN PARCIAL 18 LB - PRACTICA LABORATORIO 7 LB - PRACTICA LABORATORIO 7 PC - PRÁCTICAS PC 5 LB - PRACTICA LABORATORIO 7 LB - PRACTICA LABORATORIO 7 TF - TRABAJO FINAL 30

VIII. CRONOGRAMA TIPO DE

PRUEBA

DESCRIPCIÓN NOTA NÚM. DE PRUEBA

FECHA OBSERVACIÓN RECUPERABLE LB PRACTICA LABORATORIO 1 SEMANA 4 S E E V A L Ú A N L A S U N I D A D E S 1 Y 2 . E V A L U A C I Ó N G R U P A L . NO PC PRÁCTICAS PC 1 SEMANA 5 S E E V A L Ú A N L A S U N I D A D E S 1 Y 2 . E V A L U A C I Ó N I N D I V I D U A L . SÍ LB PRACTICA LABORATORIO 2 SEMANA 7 S E E V A L Ú A L A U N I D A D 2 . E V A L U A C I Ó N G R U P A L . NO

EA EVALUACIÓN PARCIAL 1 SEMANA 8 S E E V A L Ú A N L A S UNIDADES 1, 2 Y 3. E V A L U A C I Ó N I N D I V I D U A L . SÍ LB PRACTICA LABORATORIO 3 SEMANA 9 S E E V A L Ú A L A U N I D A D 3 . E V A L U A C I Ó N G R U P A L . NO LB PRACTICA LABORATORIO 4 SEMANA 11 S E E V A L Ú A L A U N I D A D 4 . E V A L U A C I Ó N G R U P A L NO PC PRÁCTICAS PC 2 SEMANA 14 S E E V A L Ú A N L A S U N I D A D E S 3 Y 4 . E V A L U A C I Ó N I N D I V I D U A L . SÍ LB PRACTICA LABORATORIO 5 SEMANA 13 S E E V A L Ú A L A U N I D A D 4 . E V A L U A C I Ó N G R U P A L . NO LB PRACTICA LABORATORIO 6 SEMANA 15 S E E V A L Ú A L A U N I D A D 4 . E V A L U A C I Ó N G R U P A L . NO

TF TRABAJO FINAL 1 SEMANA

16 SE EVALÚAN TODAS L A S U N I D A D E S . E V A L U A C I Ó N G R U P A L . NO

IX. BIBLIOGRAFÍA DEL CURSO

BÁSICA

KLEITZ, William (2012) Digital electronics : a practical approach with VHDL. Boston : Pearson Education.

(621.381 KLEI)

RECOMENDADA

(No necesariamente disponible en el Centro de Información)

PEDRONI, Volnei A. (2004) Circuit design with VHDL. Cambridge, Mass. : MIT Press.

(621.395 PEDR)