Sistemas Combinacionales y Sistemas Secuenciales
Prof. Rodrigo Araya E.Universidad T´ecnica Federico Santa Mar´ıa Departamento de Inform´atica
1 Introducci´on
2 Sistemas Combinacionales
Introducci´
on
Al hablar de sistemas, nos referimos al enfoque sist´emico con el que ser´an tratadas las funciones de conmutaci´on.
Dentro de este enfoque sist´emico, existen 2 grandes ´areas: los Sistemas Combinacionales y los Sistemas Secuenciales.
Los sistemas combinacionales est´an formados por un conjunto de compuertas interconectadas cuya salida, en un momento dado, esta ´unicamente en funci´on de la entrada, en ese mismo instante. Por esto se dice que los sistemas combinacionales no
Los sistemas secuenciales en cambio, son capaces de tener salidas no s´olo en funci´on de las entradas actuales, sino que tambi´en de entradas o salidas anteriores.
Esto se debe a que los sistemas secuenciales tienen memoria y son capaces de almacenar informaci´on a trav´es de sus estados internos.
Sistemas Combinacionales
Unsistema combinacional puede tenern entradas ym
salidas.
Un sistema secuencial puede ser visto como una“caja negra”, en cuyo interior hay compuertas l´ogicas, que representan una
Las condiciones superfluas corresponden a aquellos casos en que las combinaciones de variables de entrada no pueden ocurrir.
Por ejemplo, si se quiere construir un circuito combinacional para convertir n´umeros que est´an en BCD (de 4 bits), a siete salidas que representan los segmentos de un display.
Condiciones superfluas
Nos enfocaremos en el segmento inferior derecho del display (segmento c), cuyaTabla de Verdad corresponde a: X3 X2 X1 X0 c 0 0 0 0 1 0 0 0 1 1 0 0 1 0 0 0 0 1 1 1 0 1 0 0 1 0 1 0 1 1 X3 X2 X1 X0 c 1 0 0 0 1 1 0 0 1 1 1 0 1 0 -1 0 1 1 -1 1 0 0 -1 1 0 1
-Se puede observar que las entradas mayores a 9 no son posibles, debido a que el c´odigo BCD solo llega hasta el 9. Por esto, las combinaciones de entrada posteriores a 1001 no son posibles y se consideran superfluas.
Luego si construimos el MK de esta funci´on, podemos dejar las celdas superfluas con un“-”.
Condiciones superfluas
Las celdas superfluas pueden ser consideradas como ceros o bien como unos, independientemente.
Resultando la ecuaci´on:
Sistemas Combinacionales
Los sistemas combinacionales relativamente peque˜nos (menores a 100 compuertas), pueden ser construidos con compuertas convencionales.
T´ıpicamente se utilizan ´unicamente compuertas NAND o NOR.
Utilizando compuertas NAND
Por ejemplo, para representar la ecuaci´on:
F(A,B,C,D) =A·D+B·A·C
Algebraicamente se puede convertir:
F(A,B,C,D) = A·D+B·A·C
Sistemas Combinacionales
Utilizando compuertas NOR
Representar la siguiente ecuaci´on utilizando compuertas NOR:
F(A,B,C,D) = (A+D)·(B+A+C)·C
Algebraicamente se puede convertir:
F(A,B,C,D) = (A+D)·(B+A+C)·C
Sistemas Combinacionales
Hasta el momento solo hemos visto chips con compuertas l´ogicas elementales, con las cuales es posible representar ecuaciones de conmutaci´on.
A medida que aumenta la cantidad de compuertas, nos vemos en la necesidad de construir dispositivos l´ogicos altamente integrados (VLSI).
Los dispositivos VLSI consideran una disminuci´on en el tama˜no (f´ısico) final de la soluci´on, en el costo por densidad de compuertas y en la latencia del circuito combinacional (debido a que las interconexiones internas son m´as r´apidas) . Sin embargo es necesario construir un chip distinto, seg´un sea la aplicaci´on, por lo que los costos en dise˜no son bastante altos.
Arreglos de L´
ogica programable
Los Arreglos L´ogicos Programables (PLA) son dispositivos l´ogicos altamente integrados, dise˜nados de manera gen´erica. Estos dispositivos se pueden adaptar para ser utilizados en usos espec´ıficos.
Los PLAse basan en el hecho de que todas las expresiones l´ogicas pueden ser representadas como unasuma de productos
Internamente los PLA tienen una estructura regular de compuertas NOT, AND y OR, que se describe de la siguiente forma:
Cada entrada pasa por una compuertaNOT, con lo que se obtiene su complemento.
Luego Cada entrada y su complemento est´an conectados a cada compuerta AND.
Finalmente cada compuerta AND esta conectada a cada compuerta OR.
Las salidas de las compuertas OR corresponden a las salidas del PLA.
Arreglos de L´
ogica programable
Para que un PLA represente un circuito combinacional espec´ıfico, se deben realizar las interconexiones necesarias mediante fusibles. Este proceso se lleva a cabo realizando la “programaci´on” del chip.
Hasta ahora solo hemos visto los circuitos combinacionales, cuyas salidas dependen exclusivamente de las entradas. Sin embargo, en los sistemas digitales, es indispensable el poder contar con memoria o bien, con estados internos. De esta manera se puede actuar en base a la historia.
En general, un circuito secuencialest´a compuesto por circuitos combinacionales yelementos de memoria. Se dice que en un circuito secuencial la salida actual depende de la entrada actual y del estado actual del circuito.
La parte combinacional del circuito acepta entradas externas y desde los elementos de memoria.
Algunas de las salidas del circuito combinacional se utilizan para determinar los valores que se almacenaran en los elementos de memoria.
Las salidas del sistema secuencial pueden corresponder tanto a salidas del circuito combinacional, como de los elementos de memoria.
Flip-Flop
Estos elementos de memoria son representados mediante unos dispositivos llamadosFlip-Flop.
Los FLIP-FLOP (FF) est´an constituidos por una combinaci´on de compuertas digitales. Estas compuertas est´an conectadas de tal manera que es posible almacenar informaci´on.
Estas compuertas est´an realimentadas y deben lograr cierta estabilidad para poder almacenar informaci´on.
Este dispositivo es llamadoFlip-Flop S-R.
El Flip-Flop S-R se comporta de la siguiente manera: S =R= 0→el estado del Flip-Flop no cambia.
S = 1 yR= 0→Q= 1 yQ = 0.
S = 0 yR= 1→Q= 0 yQ = 1.
Flip-Flop S-R
En el siguiente diagrama se muestra el comportamiento del
El Flip-Flop S-R tambi´en puede ser construido con compuertas NAND.
Sincronizaci´
on
Existen sistemas digitales que operan de formaas´ıncrona o bien s´ıncrona.
En los sistemas as´ıncronos, los circuitos l´ogicos pueden cambiar de estado en cualquier momento en que var´ıen una o m´as entradas.
Los sistemas as´ıncronos son dif´ıcil de dise˜nar, y la tarea de detectar fallas, es m´as dif´ıcil a´un.
Por otra parte, en los sistemas s´ıncronos los tiempos de las salidas son discretos y est´an dados por una se˜nal de entrada denominada reloj(CLK).
Para sincronizar un Flip-Flop, se puede incluir la se˜nalCLK
como se muestra en la figura:
De esta manera el Flip-Flop toma en cuenta las se˜nales de entrada “S” y “R” ´unicamente cuando la se˜nalCLK se encuentre en 1. De otro modo el sistema permanece inalterable.
Flip-Flop Sincronizado
Sin embargo, en este caso la sincronizaci´on depende del ancho del pulso de la se˜nal CLK.
Es decir, durante todo el tiempo en que la se˜nal CLK se encuentre en 1 (alto) las entradas podr´ıan variar, resultando un sistema as´ıncrono.
Y en cambio si el pulso es muy angosto, podr´ıa llegar a no ser detectado.
El instante en que la se˜nalCLK cambia de 0 a 1, se denomina canto de subida, y cuando cambia de 1 a 0 se llama canto de bajada. El sincronismo del sistema puede estar dado por una de estas dos transiciones.
Flip-Flop Sincronizado
Para lograr sincronizar un Flip-Flop mediantecantos, se utiliza un esquema Maestro-Esclavo, en el que se propagan las entradas con la se˜nalCLK.
Existen distintos tipos deFlip-Flop, sin embargo todos
cuentan con una entrada CLK para su sincronizaci´on, adem´as de una salida (Q) y su complemento (Q).
Los Flip-Flop var´ıan en el n´umero de entradas, y en las transiciones que ´estas provocan.
T´ıpicamente un Flip-Flop se representan mediante la siguiente figura:
Flip-Flop S-R
Para el Flip-Flop S-R se tienen las siguientes tablas que lo caracterizan: Tabla caracter´ıstica S R Qn+1 0 0 Qn 0 1 0 1 0 1 1 1 ??? Tabla de excitaci´on Qn Qn+1 S R 0 0 0 -0 1 1 0 1 0 0 1 1 1 - 0
El Flip-Flop D solo cuenta con 1 entrada y esta caracterizado por: Tabla caracter´ıstica D Qn+1 0 0 1 1 Tabla de excitaci´on Qn Qn+1 D 0 0 0 0 1 1 1 0 0 1 1 1
Flip-Flop J-K
ElFlip-Flop J-K es muy similar al Flip-Flop S-R, con la diferencia que ´este si es consistente cuando ambas entradas son 1. Tabla caracter´ıstica J K Qn+1 0 0 Qn 0 1 0 1 0 1 Tabla de excitaci´on Qn Qn+1 J K 0 0 0 -0 1 1 -1 0 - 1
ElFlip-Flop T, al igual que elFlip-Flop D, solo cuenta con 1 entrada. Tabla caracter´ıstica T Qn+1 0 Qn 1 Qn Tabla de excitaci´on Qn Qn+1 T 0 0 0 0 1 1 1 0 1 1 1 0
Sistemas Secuenciales
Como se dijo anteriormente, estos dispositivos son capaces de almacenar informaci´on, medianteestados.
Se puede decir que en un sistema secuencial las salidas est´an en funci´on de las entradas y de unvector de estados. Los estados est´an dados por la informaci´on que almacenan los
Flip-Flop, por lo que si alguno de ellos cambia, se puede decir que ha cambiado el estado del sistema secuencial.
Como los Flip-Flop se encuentran sincronizados, los cambios de estado solo pueden ocurrir en los cantos de bajada de la
Es posible modelar el comportamiento de los estados de un sistema secuencial, mediante un diagrama de estados. En este diagrama, los nodosrepresentan los estados del sistema, es decir, cada nodo representa una combinaci´on de valores espec´ıficos para cadaFlip-Flop.
Los arcos por su parte representan las transiciones entre los estados, que est´an dadas por eventos que se explican en sus r´otulos y son efectuadas s´ıncronamente.
Ejemplo de Sistema Secuencial
Para comprender mejor el uso deFlip-Flop en lossistemas secuenciales, se desarrollar´a el siguiente ejemplo:
Sistemas Secuenciales
Primer Paso:Ecuaciones L´ogicas
Luego se expresan las ecuaciones de las entradas para cada uno de losFlip-Flop.
JA = 1 JB =C JC = 1
Segundo Paso:Pr´oximos Estados
Utilizando latabla caracter´ıstica (en este caso la del losFlip-Flop J-K), se construyen los MK para los siguientes estados.
Tabla caracter´ıstica J K Qn+1 0 0 Qn 0 1 0 1 0 1 1 1 Qn
Sistemas Secuenciales
Tercer Paso:Diagrama de Estados
Finalmente se dibuja el diagrama de estados, siguiendo las transiciones de losFlip-Flop.
Otro ejemplo desistema secuencial
Se desea dise˜nar un contador de 2 bits, que alterne desde 0 a 3. ElPrimer Paso consiste en considera el siguiente diagrama de estados dondeX yY son las salidas esperadas:
Qn Qn+1 X Y
q1 q2 0 0
q2 q3 0 1
q3 q4 1 0
Sistemas Secuenciales
Segundo Paso:Asignaci´on Secundaria
Se deben asignar strings binarios (distintos) a cada estado. El n´umero m´ınimo de bits necesarios para representar N estados eslog2N, por lo que para 4 estados se requieren 2 bits. Como losFlip-Flop son los encargados de almacenar los bits, para este caso se requieren 2 Flip-Flop.
Luego la tabla resultante es: Qn Qn+1 X Y
00 01 0 0
Tercer Paso:Elecci´on de Flip-Flop y Construcci´on de MK
Se debe elegir que tipo de Flip-Flop se utilizaran para construir este circuito secuencial.
Si se utilizan Flip-Flop tipoD, los MK quedan de la siguiente manera:
Luego Las ecuaciones resultantes son: DA =A·B+B·A
Sistemas Secuenciales
Cuarto Paso:Construcci´on del circuito
Una vez que ya se obtuvieron las ecuaciones, mediante los MK, se puede construir el circuito secuencial.
