Sistema para determinar el ritmo cardíaco a partir de la señal ECG utilizando PSoC

Texto completo

(1)Universidad Central “Marta Abreu” de Las Villas Facultad de Ingeniería Eléctrica Centro de Estudios de Electrónica y Tecnologías de la Información (CEETI). TRABAJO DE DIPLOMA Sistema para determinar el ritmo cardíaco a partir de la señal ECG utilizando PSoC Autor: Léster Hernández Sánchez Tutor: MSc. Alexander Falcón Ruiz. Santa Clara 2012 "Año 54 de la Revolución".

(2) Universidad Central “Marta Abreu” de Las Villas Facultad de Ingeniería Eléctrica Centro de Estudios de Electrónica y Tecnologías de la Información (CEETI). TRABAJO DE DIPLOMA Sistema para determinar el ritmo cardíaco a partir de la señal ECG utilizando PSoC Autor: Léster Hernández Sánchez [email protected]. Tutor: MSc. Alexander Falcón Ruiz Profesor Auxiliar. MSc., CEETI, Facultad de Ingeniería Eléctrica, [email protected]. Santa Clara 2012 "Año 54 de la Revolución".

(3) Hago constar que el presente trabajo de diploma fue realizado en la Universidad Central “Marta Abreu” de Las Villas como parte de la culminación de estudios de la especialidad de Ingeniería Biomédica, autorizando a que el mismo sea utilizado por la Institución, para los fines que estime conveniente, tanto de forma parcial como total y que además no podrá ser presentado en eventos, ni publicados sin autorización de la Universidad.. Firma del Autor Los abajo firmantes certificamos que el presente trabajo ha sido realizado según acuerdo de la dirección de nuestro centro y el mismo cumple con los requisitos que debe tener un trabajo de esta envergadura referido a la temática señalada.. Firma del Tutor. Firma del Jefe de Departamento donde se defiende el trabajo. Firma del Responsable de Información Científico-Técnica.

(4) i. PENSAMIENTO. Lo que sabemos es una gota de agua; lo que ignoramos es un océano. Isaac Newton.

(5) ii. DEDICATORIA.  A mis padres por la confianza que han depositado en mí y por estar siempre ahí cuando los he necesitado.  A mi abuela por su amor incondicional.  A mi hermana por ser la fuerza que me impulsa a ser su mejor ejemplo.  A mi abuelo que no se encuentra físicamente pero que siempre está presente.  A la familia que la vida me permitió tener y de la que me siento orgulloso..

(6) iii. AGRADECIMIENTOS.  A mis padres, por el apoyo que me han dado a lo largo de todos los años de estudio.  A mi novia Grettell que ha sabido ser la compañera que me aguardaba el destino.  A Nora y Armelio por haberme acogido como un hijo.  A mi tutor Alexander Falcón Ruíz por ayudarme a llevar a cabo esta investigación.  A todos los maestros y profesores que han contribuido a mi formación.  A mis compañeros de aula en especial a Lily y Yander por su colaboración en el desarrollo de la tesis.  A Moreira por su amistad y ayuda.  A mis amigos por su apoyo en estos cinco años.  A Marchena por estar siempre que lo he necesitado y por permitirme ser su discípulo.  A todos los que me han apoyado y me han acompañado en estos cinco años..

(7) iv. TAREA TÉCNICA. 1. Desarrollar búsqueda bibliográfica sobre los aspectos fundamentales relacionados con el tema de investigación. 2. Determinar los requerimientos del sistema para la adquisición de la señal electrocardiográfica. 3. Implementar el sistema con la menor cantidad posible de componentes externos y utilizar al máximo los componentes internos y las potencialidades del PSoC. 4. Desarrollar algoritmo para la detección de picos en el ECG y sobre esa base calcular el ritmo cardíaco. 5. Materializar el diseño del equipo con la implementación del circuito impreso correspondiente. 6. Redactar informe.. Firma del Autor. Firma del Tutor.

(8) v. RESUMEN. En el presente trabajo se diseñó e implementó, con la utilización del PSoC, un dispositivo que determina el ritmo cardíaco a partir de la señal electrocardiográfica. También se desarrolló un algoritmo que permite la determinación de picos, útiles en el cálculo del ritmo cardíaco. Para comprobar el correcto funcionamiento del equipo se efectuó la comunicación con la computadora y se adquirieron las señales con el Matlab, lo que posibilitó la realización de pruebas para justificar el diseño. El Matlab también se utilizó para poner a punto los algoritmos para la determinación del ritmo cardíaco y el filtrado, antes de implementarlo en el PSoC. Una vez obtenido el diseño final se llevó a cabo el circuito impreso con ayuda del Proteus..

(9) vi. TABLA DE CONTENIDOS. PENSAMIENTO .....................................................................................................................i DEDICATORIA .................................................................................................................... ii AGRADECIMIENTOS ........................................................................................................ iii TAREA TÉCNICA ................................................................................................................iv RESUMEN ............................................................................................................................. v INTRODUCCIÓN .................................................................................................................. 1 CAPÍTULO 1.. REVISIÓN BIBLIOGRÁFICA................................................................. 4. 1.1 Anatomía y fisiología del corazón ................................................................................ 4 1.2. Actividad eléctrica cardíaca ..................................................................................... 5. 1.2.1. Origen de la actividad eléctrica cardíaca .......................................................... 5. 1.2.2. Registro de la actividad eléctrica cardíaca ........................................................ 7. 1.3. Electrocardiograma .................................................................................................. 9. 1.3.1. Frecuencia cardíaca......................................................................................... 10. 1.3.2. Amplitud y ancho de banda de la señal .......................................................... 10. 1.4. Electrocardiógrafo .................................................................................................. 11. 1.4.1. Electrodos ....................................................................................................... 12. 1.4.2. Amplificador de instrumentación ................................................................... 12. 1.4.3. Filtrado ............................................................................................................ 13.

(10) vii 1.5. Características del PSoC ........................................................................................ 14. 1.5.1. Características de la familia PSoC1 (CY8C2xxxx) ........................................ 15. 1.5.2. Señal de reloj .................................................................................................. 16. 1.5.3. Tierra y referencia ........................................................................................... 17. 1.5.4. Bloques analógicos y digitales ........................................................................ 18. 1.6. Conclusiones parciales ........................................................................................... 19. CAPÍTULO 2.. MATERIALES Y MÉTODOS................................................................ 20. 2.1. Chip CY8C29466 ................................................................................................... 20. 2.2. PSoC Designer ....................................................................................................... 22. 2.2.1. Editor de dispositivos...................................................................................... 22. 2.2.2. Editor de aplicaciones ..................................................................................... 24. 2.2.3. Depurador ....................................................................................................... 25. 2.3. PSoC Programmer ................................................................................................. 25. 2.4. Diagrama en bloques del sistema ........................................................................... 25. 2.4.1. Amplificador de instrumentación (AI) ........................................................... 26. 2.4.2. Circuito de pierna derecha (RL) ..................................................................... 27. 2.4.3. Filtro de alta ganancia ..................................................................................... 28. 2.4.4. Filtro antialiasing ............................................................................................ 31. 2.4.5. Convertidor analógico-digital (ADC) ............................................................. 32. 2.4.6. Comunicación RS232 ..................................................................................... 33. 2.4.7. Software .......................................................................................................... 34. 2.4.8. Display ............................................................................................................ 35. 2.5. Circuito de alimentación ........................................................................................ 36. 2.6. Configuración interna del PSoC............................................................................. 36.

(11) viii 2.7. Software en Matlab 7.9 .......................................................................................... 41. 2.8. Diseño del circuito impreso ................................................................................... 42. 2.8.1. ISIS ................................................................................................................. 42. 2.8.2. ARES .............................................................................................................. 42. 2.9. Pruebas para la justificación del diseño del sistema .............................................. 43. 2.10. Conclusiones parciales ....................................................................................... 43. CAPÍTULO 3.. RESULTADOS Y DISCUSIÓN ............................................................. 44. 3.1. Comunicación RS232............................................................................................. 44. 3.2. Adquisición de la señal electrocardiográfica con el dispositivo ............................ 46. 3.3. Resultados de las pruebas concebidas .................................................................... 48. 3.3.1. Realimentación de pierna derecha (RL) ......................................................... 48. 3.3.2. Prueba con las derivaciones I y III.................................................................. 50. 3.3.3. Frecuencia de muestreo .................................................................................. 51. 3.3.4. Filtrado digital para eliminar 60Hz ................................................................. 53. 3.3.5. Filtro pasoalto ................................................................................................. 54. 3.4. Detector de picos .................................................................................................... 55. 3.5. Circuito impreso ..................................................................................................... 57. 3.6. Análisis económico ................................................................................................ 59. 3.7. Conclusiones parciales ........................................................................................... 59. CONCLUSIONES ................................................................................................................ 60 RECOMENDACIONES ....................................................................................................... 61 REFERENCIAS BIBLIOGRÁFICAS ................................................................................. 62 ANEXOS .............................................................................................................................. 65 Anexo I. Terminales y encapsulado del PSoC .................................................................. 65.

(12) ix Anexo II. Hoja de datos del CNY17-3 ............................................................................. 66 Anexo III. Programa en PSoC .......................................................................................... 67 Anexo IV. Hoja de Datos del LC7805 .............................................................................. 71 Anexo V. Programa en Matlab para la comunicación serie y lectura de los byte ............ 72 Anexo VI. Equipo funcionando con el ICE Cube ............................................................ 73 Anexo VII. Costo del equipo según la oferta de Digi-Key ............................................... 74.

(13) INTRODUCCIÓN. 1. INTRODUCCIÓN. La determinación del ritmo cardíaco en los seres humanos resulta muy importante para conocer si el corazón late adecuadamente, o si presenta alguna anomalía que puede ser indicio de una condición médica. También ese estudio es necesario en el ámbito del deporte por cuanto es un indicativo del estado físico y del desempeño de los atletas ante el entrenamiento. El método más común para determinar el ritmo cardíaco se basa en la señal electrocardiográfica (ECG), la cual proviene de los voltajes producidos por el corazón en su contracción y relajación. Para adquirir esta variable fisiológica (ECG) se requiere de un equipo denominado Electrocardiógrafo. Al fisiólogo inglés Augustus D. Waller se le atribuye la creación del primer electrocardiógrafo humano, hecho que tuvo lugar en 1887. Según opinión generalizada, la electrocardiografía moderna surge con los estudios realizados por el holandés Willem Einthoven (1860-1927) [1]. En 1895 Einthoven describió (mediante las letras A, B, C, D y E) las 5 ondas básicas para la electrocardiografía, luego estas letras cambian a P, Q, R, S y T y son las empleadas en nuestros días. También este científico inventó, en 1901, el galvanómetro de hilo (primer equipo de electrocardiografía con utilidad clínica), lo que le valió para obtener el Premio Nobel de Medicina y Fisiología en 1924, a 12 años de haber calculado el eje eléctrico del corazón y plantear la ley del triángulo equilátero conocida como “Triángulo de Einthoven”, el cual está formado por las tres derivaciones clásicas I, II y III [2]..

(14) INTRODUCCIÓN. 2. Actualmente, uno de los objetivos principales de los equipos de registro de la actividad eléctrica consiste en lograr un sistema con poco ruido para adquirir la señal electrocardiográfica. Estos equipos deben funcionar de modo tal que no distorsionen la calidad de la señal para que se puedan obtener diagnósticos precisos en los estudios que con ellos se realicen. Aunque el ruido en el registro de este tipo de señales es inevitable, ya sea por causas ajenas o propias del sistema, puede minimizarse, y para ello se han diseñado circuitos electrónicos específicos como el de pierna derecha; además, se utilizan otros componentes electrónicos, como amplificadores de instrumentación, filtros analógicos y convertidores analógicodigital, todos presentes o configurables en los Sistemas Programables en un Chip (PSoC por sus siglas en inglés). Esta tecnología tiene dimensiones muy pequeñas y además logra que se reduzca la cantidad de componentes externos en un circuito. A partir de las premisas expuestas, se plantea como interrogante científica:  ¿Es posible implementar un equipo para la medición del ritmo cardíaco con la señal ECG optimizando su tamaño con la tecnología PSoC, y que además pueda usarse en apoyo a la enseñanza y coadyuve al desarrollo científico? Para responder a la interrogante científica se ha establecido un objetivo general que constituye la línea principal del estudio:  Desarrollar un dispositivo electrónico, con fines docentes, que mida el ritmo cardíaco a partir de la señal electrocardiográfica, empleando las herramientas de desarrollo para los Sistemas Programables en un Chip y Matlab. En correspondencia con el objetivo general se trazan los siguientes objetivos específicos:  Determinar los requerimientos necesarios del sistema y realizar diseño con PSoC Designer.  Poner a punto los algoritmos para el procesamiento digital de la señal ECG y medición del ritmo cardíaco en Matlab, antes de implementarlos en el PSoC.  Desarrollar pruebas que permitan justificar el diseño del sistema.  Obtener circuito impreso con Proteus..

(15) INTRODUCCIÓN. 3. Organización del informe Para dar cumplimiento a los objetivos mencionados el presente trabajo ha sido estructurado de la siguiente forma: La introducción, donde se fundamenta el tema. El capítulo 1, contiene las características básicas de la señal electrocardiográfica y de la tecnología PSoC. El capítulo 2 describe el diseño con los materiales y métodos empleados. El capítulo 3 muestra los resultados obtenidos. En las conclusiones se destacan las ventajas y avances logrados. En las recomendaciones se hacen propuestas en correspondencia con las conclusiones a las que se arribaron. Los gráficos, tablas y programas que facilitan la comprensión de la información se encuentran en los anexos..

(16) CAPÍTULO 1. REVISIÓN BIBLIOGRÁFICA. 4. CAPÍTULO 1. REVISIÓN BIBLIOGRÁFICA. Este capítulo es el resultado de la revisión bibliográfica donde se detallan los aspectos conceptuales relacionados con la adquisición de la señal electrocardiográfica y los Sistemas Programables en un Chip. En el mismo se abordan las características anátomo-fisiológicas del corazón, el registro de la actividad eléctrica, el desarrollo de los equipos para el registro de estos potenciales y las características del PSoC. 1.1 Anatomía y fisiología del corazón El corazón es un órgano muscular vacío (el principal del sistema circulatorio) en forma de cono, que bombea la sangre a través del cuerpo y late normalmente unas 70-80 veces por minuto mediante impulsos nerviosos y contracciones musculares coordinadas. Está situado en la cavidad torácica y descansa sobre el diafragma, entre los bordes inferiores de los pulmones, ocupando el centro del mediastino. Está cubierto, por delante, por el esternón y las estructuras adyacentes de los cartílagos costales tercero a sexto. Las capas del corazón, de fuera hacia adentro, son el pericardio, el miocardio y el endocardio [3] [4] [5] [6]. Debido a su división interna en cuatro cavidades primarias, la superficie externa está compuesta por cuatro cuadrantes que comparten el mismo nombre de las cavidades mencionadas. Los cuadrantes superiores son dos y se denominan aurículas, los inferiores, también dos, y se denominan ventrículos. Un tabique separa los ventrículos y continúa entre las aurículas, dividiendo el corazón en un lado derecho y un lado izquierdo. Este último bombea sangre oxigenada procedente de las venas pulmonares hacia la aorta y, por tanto, a todas las partes del cuerpo. El lado derecho del corazón bombea sangre no oxigenada (recibida a través de las venas cavas) hacia las arterias pulmonares. Este proceso se muestra en la Figura 1.1 [3] [4] [6] [7]..

(17) CAPÍTULO 1. REVISIÓN BIBLIOGRÁFICA. 5. Los hechos que ocurren desde el comienzo de un latido hasta el comienzo del siguiente se conocen como ciclo cardíaco [7]. El ciclo cardíaco comprende tres fases: 1. la contracción o sístole de las aurículas impulsa la sangre hacia los ventrículos que se encuentran relajados, 2. la contracción o sístole ventricular impulsa la sangre hacia las arterias y las válvulas auriculoventriculares cierran los orificios correspondientes, lo que impide el retorno de la sangre a las aurículas que se encuentran relajadas y 3. la relajación o diástole de todo el corazón, conocida como pausa total [4].. Figura 1.1. Estructura del corazón y flujo sanguíneo por las cavidades cardíacas (Fuente: [7]). 1.2 Actividad eléctrica cardíaca El potencial de acción registrado en el músculo ventricular es de 105 milivoltios, lo que significa que el potencial de membrana se eleva desde su valor normal muy negativo de unos -85 milivoltios hasta un valor discretamente positivo de +20 milivoltios aproximadamente. La porción positiva se denomina potencial de inversión. Tras la espiga inicial, la membrana permanece despolarizada durante 0.2 segundos aproximadamente en el músculo auricular y 0.3 segundos aproximadamente en el músculo ventricular, haciendo una meseta, seguida con una terminación de la misma por una rápida repolarización [6] [7] [8] [9]. 1.2.1 Origen de la actividad eléctrica cardíaca La Figura 1.2 muestra el sistema especializado de estimulación y conducción del corazón que controla las contracciones cardíacas. El impulso eléctrico se genera en el Nodo Sinusal.

(18) CAPÍTULO 1. REVISIÓN BIBLIOGRÁFICA. 6. o Sinoauricular (S.A.), que se encuentra en la parte posterior-superior de la aurícula derecha. Desde este nodo, el impulso se desplaza a través de las aurículas por las vías internodales produciéndose así la contracción auricular. A continuación la onda llega al Nodo Auriculoventricular (A.V.) donde se detiene aproximadamente 0,1s; para continuar a través de unas fibras, denominadas Haz de His, que hacen de puente entre el nodo auriculoventricular y las ramas ventriculares. El Haz de His se divide en dos Ramas de His (derecha e izquierda) para llevar el estímulo eléctrico a los dos ventrículos. Las dos ramas se subdividen en las denominadas Fibras de Purkinje situadas en las paredes ventriculares. Estas últimas fibras originan la contracción del Músculo Ventricular [3] [5] [7] [9] [10].. Figura 1.2. Sistema especializado de estimulación y conducción del corazón (Fuente: [7]). Los potenciales eléctricos del corazón discurren en una dirección concreta en un determinado instante del ciclo cardíaco, por lo que a estos potenciales se le pueden asociar un vector medio que se observa en la Figura 1.3. El vector cardíaco es una flecha que marca la dirección del potencial eléctrico generado por el paso de la corriente, estando la punta de la flecha hacia el polo positivo. Además, y por convención, la longitud de la flecha que se dibuja es proporcional al voltaje del potencial eléctrico [7] [11] [12]..

(19) CAPÍTULO 1. REVISIÓN BIBLIOGRÁFICA. 7. Figura 1.3. Vector medio que pasa por el corazón parcialmente despolarizado (Fuente: [7]). 1.2.2 Registro de la actividad eléctrica cardíaca Para poder medir la actividad eléctrica del corazón se requiere un componente entre el equipo y el paciente denominado electrodo. La distribución física que guardan los electrodos en su colocación se conoce como derivación. Se han empleado varias derivaciones distintas en los registros electrocardiográficos; sin embargo, habitualmente se registran 12, con 9 electrodos y uno en la pierna derecha acoplado a un circuito cuyo objetivo es proveer una referencia y disminuir ruido. Este circuito toma la señal de modo común, la amplifica, la invierte y la realimenta al paciente [5] [7] [11] [12]. Las 12 derivaciones se dividen en tres tipos: las estándares o bipolares (tres), las unipolares (tres) y las precordiales (seis). Para la obtención de las derivaciones estándares se colocan tres electrodos, uno en cada extremidad superior (VLA mano izquierda, VRA mano derecha) y uno en la pierna izquierda (VLL). La derivación I representa la diferencia de potencial medida entre el electrodo del brazo derecho y el del brazo izquierdo. La derivación II representa la diferencia de potencial entre el electrodo del brazo derecho y el de la pierna izquierda. La derivación III está dada por la diferencia de potencial entre el electrodo del brazo izquierdo y pierna izquierda. La combinación de las proyecciones de las tres derivaciones estándares forma un triángulo aproximadamente equilátero conocido como triángulo de Einthoven, como se observa en la Figura 1.4. Las unipolares se obtienen a partir de las señales de los electrodos colocados en las extremidades, como la diferencia de potencial entre uno de ellos y el promedio de los otros dos. Las precordiales tienen los electrodos colocados en seis posiciones establecidas en el pecho V1, V2, V3, V4, V5 y V6..

(20) CAPÍTULO 1. REVISIÓN BIBLIOGRÁFICA. 8. Estas derivaciones se logran a partir de la diferencia de uno de estos seis electrodos con el promedio de los tres colocados en las extremidades. Al punto donde se obtiene este promedio se le conoce como Terminal Central de Wilson [5] [7] [11] [12].. Figura 1.4. Derivaciones bipolares y el triángulo de Einthoven (Fuente: [11]). La dirección de cada derivación que va desde el electrodo negativo al positivo se llama eje de la derivación. Cuando el vector del corazón está en dirección casi perpendicular al eje de la derivación, el voltaje que se registra en esa derivación es muy pequeño. En cambio, cuando el eje del vector coincide casi exactamente con el de la derivación, se registra prácticamente todo el voltaje del vector. En la despolarización de los ventrículos el vector cardíaco es casi paralelo al eje de la derivación II, por lo que se obtiene mayor amplitud de la onda R en esta derivación. La Figura 1.5 muestra cinco fases de la despolarización de los ventrículos, con los ejes de las derivaciones bipolares, el vector de despolarización correspondiente y los segmentos detectados por derivación, en cada una de las fases [7] [12]..

(21) CAPÍTULO 1. REVISIÓN BIBLIOGRÁFICA. 9. Figura 1.5. Despolarización de los ventrículos en cinco fases (Fuente: [7]). 1.3 Electrocardiograma El electrocardiograma (ECG) es el trazado gráfico de las corrientes eléctricas producidas por la acción del músculo cardíaco, constituido por una línea quebrada, con ascensos y descensos,. correspondientes. a. la. actividad. auricular. y. ventricular. [13].. El. electrocardiograma normal está formado por una onda P, un complejo QRS y una onda T. La onda P se debe a los potenciales eléctricos generados cuando las aurículas se despolarizan antes de cada contracción. El complejo QRS se debe a los potenciales que se generan cuando los ventrículos se despolarizan antes de contraerse. Por consiguiente, tanto la onda P como los elementos integrantes del complejo QRS son ondas de despolarización. La onda T se debe a los potenciales que se generan cuando los ventrículos se recuperan de su estado de despolarización y se conoce como onda de repolarización (Figura 1.6) [5] [7] [9] [12] [13]..

(22) CAPÍTULO 1. REVISIÓN BIBLIOGRÁFICA. 10. Figura 1.6. Prototipo de registro normal de ECG (Fuente: [9]). 1.3.1 Frecuencia cardíaca La frecuencia cardíaca es calculada como el número de latidos en un minuto y se expresa en latidos por minutos (lpm, en español o bpm, en inglés). Esta frecuencia se puede determinar instantáneamente como el inverso del intervalo existente entre dos latidos consecutivos (intervalo RR en el ECG como muestra la Figura 1.6) multiplicado por 60 para llevarla a un minuto, es decir HRi=60/RRn del n-ésimo latido [7] [9]. 1.3.2 Amplitud y ancho de banda de la señal La amplitud (voltajes) de las ondas depende de la manera de aplicar los electrodos a la superficie del cuerpo y de la proximidad de los mismos al corazón. Cuando se coloca un electrodo directamente sobre el corazón y se sitúa un segundo electrodo en cualquier parte del organismo, el voltaje del complejo QRS pueden ser hasta de 3 a 4 milivoltios. Cuando el electrocardiograma se registra con los electrodos colocados en ambos brazos, o en un brazo y una pierna, el voltaje del complejo QRS suele ser de un milivoltio aproximadamente si se mide desde la cúspide de la onda R hasta el punto más bajo de la onda S; el voltaje de la onda P es de 0.1 a 0.3 milivoltios; y el de la onda T de 0.2 a 0.3 milivoltios. En las tres derivaciones bipolares las ondas P y T son positivas, al igual que la parte principal del QRS [7]..

(23) CAPÍTULO 1. REVISIÓN BIBLIOGRÁFICA. 11. El ancho de banda de la señal depende del estudio a realizar y la región de interés de la señal. El ancho de banda clínico en el registro del ECG estándar de doce derivaciones para la detección de las ondas P y T, y el complejo QRS, es de 0.05 a 100 Hz [8] [12] [14]. Para aplicaciones de monitorización, en pacientes de cuidado intensivo y pacientes ambulatorios, el ancho de banda es restringido desde 0.5 hasta 50 Hz [12] [14]. En otras aplicaciones (ECG de alta resolución) se extiende el ancho de banda hasta los 500Hz para la detección de potenciales tardíos presentes después del complejo QRS, que corresponden a señales de baja amplitud y alta frecuencia. La Figura 1.7 muestra el espectro de frecuencias de una señal real de la base de datos de Physionet donde se puede observar el ancho de banda fundamental del ECG y la interferencia de la red, localizada en los 60 Hz [8] [9] [12] [14].. Figura 1.7. Espectro de una señal electrocardiográﬁca real (Fuente: [15]). 1.4 Electrocardiógrafo El electrocardiógrafo es un equipo, analógico o digital, que registra la información de los potenciales eléctricos del corazón mediante electrodos, y representa dichos potenciales de forma gráfica. En la actualidad este dispositivo es capaz de medir, almacenar, visualizar y procesar la señal del corazón, para utilizarla en el diagnóstico médico..

(24) CAPÍTULO 1. REVISIÓN BIBLIOGRÁFICA. 12. 1.4.1 Electrodos El fenómeno de la conductividad eléctrica del cuerpo humano implica la presencia de iones portadores de carga. Para medir señales bioeléctricas se necesita un dispositivo que permita la interacción con dichos iones y la traducción en corriente eléctrica. Los encargados de realizar esta función son los electrodos [14] [16]. Existen diferentes tipos de electrodos, pero los más utilizados para la adquisición de señales electrocardiográficas son los electrodos superficiales. Esta clase de electrodos no compromete la integridad de la piel del paciente por lo que se consideran como un medio de diagnóstico no invasivo. Entre los diseños más utilizados está el formado por un anillo adhesivo de material flexible impregnado de un electrolito con un elemento activo de Ag/AgCl. El adhesivo evita la aparición de artefactos y ruido en la señal causada por la distorsión de las capas de carga del electrolito adyacente al electrodo. La Figura 1.8 muestra un ejemplo de este tipo de electrodos [14] [16].. Figura 1.8. Electrodos y cables utilizados en ECG. 1.4.2 Amplificador de instrumentación Los amplificadores de instrumentación son componentes electrónicos analógicos diseñados para amplificar, comúnmente, bioseñales y además, minimizar el ruido. Este tipo de amplificador debe cumplir los siguientes parámetros:.

(25) CAPÍTULO 1. REVISIÓN BIBLIOGRÁFICA. 13. Amplificación: La señal electrocardiográfica con electrodos superficiales está en el orden de las unidades de milivoltios por lo que la ganancia debe ser un valor que garantice que la señal cubra el rango del convertidor (en el caso de digitalizar la señal), o amplifique hasta valores adecuados para su visualización (en el caso de los equipos analógicos) [14]. Impedancia de entrada: Garantiza que la corriente a la entrada del amplificador sea lo suficientemente baja como para no causar perturbaciones de voltaje y corriente a la entrada del amplificador [5]. La impedancia de entrada del amplificador de instrumentación debe ser lo suficientemente alta, pero que no atenúe la señal en la medición [11] [14]. Razón de rechazo al modo común: El cuerpo humano es un buen conductor y actúa como antena que recoge todas las radiaciones electromagnéticas presentes en el ambiente y que se obtienen como voltajes de modo común [14]. Un amplificador con alta razón de rechazo al modo común minimiza los efectos de estos voltajes; aunque una mejor solución al problema es tratar de descubrir la fuente de estos ruidos y eliminarla [11]. Realimentación de Pierna derecha: El electrodo de pierna derecha es conectado, a través de un circuito, a la salida de la señal de modo común del amplificador de instrumentación. Esta señal se invierte, se amplifica y se realimenta al paciente con el objetivo de disminuir el ruido y proveerle una referencia al amplificador de instrumentación [11]. 1.4.3 Filtrado Los filtros para el acondicionamiento de señales son circuitos selectivos, que tienen como función eliminar la porción indeseable del espectro de frecuencias. Comúnmente para el ECG se utiliza un filtro tipo pasoalto con frecuencia de corte de 0.05Hz, con el fin de atenuar las oscilaciones que pueda presentar la señal, generadas por la respiración de la persona, movimiento u otros factores; también se aplica un filtrado de tipo pasobajo con frecuencia de corte 150Hz para limitar en banda la señal con información útil y evitar el fenómeno de aliasing. Los filtros de tipo notch se utilizan para eliminar las oscilaciones producidas por la línea de voltaje, componentes que se encuentran en 60Hz en el espectro de frecuencia [12] [14] [17]..

(26) CAPÍTULO 1. REVISIÓN BIBLIOGRÁFICA. 14. 1.5 Características del PSoC Cypress Microsystems es una corporación que diseña varios kits de hardware para las aplicaciones de los Sistemas Programables en un Chip (PSoC por sus siglas en ingles). Esta compañía fue fundada en 1982 y su casa matriz está en San José, California. La comercialización de los PSoC se inició en 2002 y en la actualidad se consolida su desarrollo y robustez en la tecnología de sistemas en un chip [18]. Los PSoC permiten la reconfiguración dinámica, contribuyendo a que múltiples funciones operen en el mismo chip en tiempos diferentes y en la misma aplicación [19]. Los PSoC internamente cuentan con dispositivos electrónicos, entre ellos filtros, amplificadores, comparadores, convertidores análogos-digitales y digitales-análogos de varios tipos y resoluciones; moduladores de ancho de pulso (PWM) de 8, 16, 32 bit y contadores de 8, 16, 32 bit [20]. El microprocesador de estos chips varía según la familia de PSoC como se observa en la Tabla 1.1 [18]. Tabla 1.1. Familias existentes y procesador correspondiente. Familia. Procesador del PSoC. PSoC1 (CY8C2xxxx). M8C (8-bit) 4 MIPS. PSoC3 (CY8C3xxxx). 8051 (8-bit) 33 MIPS. PSoC5 (CY8C5xxxx). ARM Cortex M3 (32-bit) 84 MIPS. Para trabajar con los dispositivos de la familia PSoC 1 se deben utilizar 2 programas: el PSoC Designer y el PSoC Programer. En el PSoC Designer se seleccionan y diseñan de forma gráfica los componentes electrónicos, este permite programar dichos componentes y el microcontrolador interno; ya sea en lenguaje ensamblador, por defecto, o a través de lenguaje C, para lo cual se requiere una licencia. Este programa también posee una hoja de dato (datasheet) de cada componente seleccionado, donde se especifican las características principales, cómo programarlo y obtener su mejor rendimiento [20]..

(27) CAPÍTULO 1. REVISIÓN BIBLIOGRÁFICA. 15. El PSoC Programer una vez diseñado y compilado el programa permite descargar el archivo.hex al microcontrolador por el puerto paralelo de la PC o el USB en dependencia del grabador externo utilizado [21]. Además de los programas antes mencionados, existe una herramienta de programación visual llamada PSoC Express, donde los usuarios trabajan directamente con objetos tales como leds, interruptores, sensores y otros, sin escribir una línea de código [18]. Para PSoC3 y PSoC5 la herramienta de desarrollo se llama PsoC Creator, y permite la configuración de los chips de forma gráfica. Se apoya en un potente compilador de la conocida firma Keil para PSoC3 y de las herramientas GNU para ARM en el caso del PSoC5 [18] [19] [20]. 1.5.1 Características de la familia PSoC1 (CY8C2xxxx) La mayor diferencia entre las tres familias está centrada en el procesador interno. En el caso de los PSoC 1 el microprocesador es un M8C de 8-bit con arquitectura Harvard y 4 MIPS; cuenta también con 5 registros internos: Program Counter (PC), Stack Pointer (SP), Accumulator (A), Index (X) y Flags (F). Cada uno de estos registros es de 8 bit con excepción del PC que es de 16 bit. Esta familia tiene una Unidad Aritmética Lógica (ALU) y una unidad de multiplicación MAC de 8 x 8, con resultados de almacenamiento en 32 bit. La velocidad del reloj interno puede seleccionarse desde 93.7 kHz hasta 24 MHz (Figura 1.9) [19] [22].. Figura 1.9. Estructura interna PSoC1..

(28) CAPÍTULO 1. REVISIÓN BIBLIOGRÁFICA. 16. 1.5.2 Señal de reloj La señal de reloj del sistema se denomina SYSCLK y se obtiene con el reloj interno de 24MHz del chip o un reloj externo conectado por el terminal P1[4]. La frecuencia máxima para un reloj externo es de 24MHz. A fin de lograr una frecuencia mayor de 24MHz, el PSoC posee la opción SYSCLK*2 que aumenta hasta un máximo de 48MHz; en caso que se desee una frecuencia menor que SYSYCLK, tiene la opción de dividir SYSCLK y lograr varias bases de reloj, como muestra la Tabla 1.2. Estas bases de reloj se utilizan para la sincronización de los componentes digitales y en el caso de las variables VC1 y VC2 se emplean, además, para las frecuencias de conmutación de los componentes de capacitares conmutados [19]. Tabla 1.2. Señales de reloj del sistema. Variables de Características de la variable de reloj Reloj SYSCLK*2. 2 veces la frecuencia de SYSCLK. SYSCLK. Señal de reloj externa u oscilador interno. CPUCLK. Se divide SYSCLK entre 8 posibles frecuencias para determinar la velocidad de la CPU(M8C). VC1. Se divide SYSCLK para crear la variable de reloj 1. La división es por un número natural en el rango de 1 a 16. VC2. Se divide VC1 para crear la variable de reloj 2. La división es por un número natural en el rango de 1 a 16. VC3. Se divide SYSCLK, SYSCLK*2, VC1 o VC2 para crear la variable de reloj 3. La división es por un número natural en el rango 1 a 256. Fuente: [19]..

(29) CAPÍTULO 1. REVISIÓN BIBLIOGRÁFICA. 17. 1.5.3 Tierra y referencia Para la medición de voltajes analógicos y las aplicaciones de procesamiento de señales en PSoC se exige precisión en la tierra y los voltajes de referencia [23]. Las señales analógicas, en muchos casos, tienen polaridad positiva y negativa alrededor de una referencia o tierra; el PSoC solo admite señales con polaridades positiva respecto a Vss. Para proveer un punto de referencia para las señales de ambas polaridades está diseñada una tierra artificial dentro del chip, denominada Tierra Analógica (Analog Ground). El valor de referencia por encima de la Tierra Analógica se designa como RefHI y la referencia por debajo RefLO (Figura 1.10) [23].. Figura 1.10. Estructura de la tierra y la referencia (Fuente: [23]). La Tierra Analógica puede ser obtenida con un divisor de voltaje conectado a Vdd (la entrada de alimentación positiva externa) o con un múltiplo de la referencia interna del chip, BandGap (que se obtiene mediante un circuito ya diseñado y que contiene internamente el PSoC). El término BandGap se refiere a la diferencia de potencial entre la banda de valencia y la banda de conducción en las estructuras atómicas. Este es un voltaje estable y que depende parabólicamente de la temperatura. Los valores de la Tierra Analógica y las referencias se determinan mediante software y las opciones de selección se muestran en la Figura 1.11 [23]..

(30) CAPÍTULO 1. REVISIÓN BIBLIOGRÁFICA. 18. Figura 1.11. Rangos de referencia y Tierra Analógica. 1.5.4 Bloques analógicos y digitales Estos dispositivos internamente están divididos en 2 sistemas, uno digital y otro analógico; dichos sistemas están estructurados de forma matricial y la cantidad de bloques puede variar de acuerdo a la familia seleccionada. El sistema digital contiene cuatro columnas, dos para bloques del tipo DCB (Digital Communication Block) que se utilizan para los componentes de comunicación, y las otras dos para los bloques del tipo DBB (Digital Basic Block) que se usan para los componentes restantes. Algunos componentes, como los ADC, consumen bloques del sistema digital y del analógico. Este sistema brinda la opción de poder programar su salida mediante bloques lógicos, a través de operaciones lógicas como AND, OR, XOR y otras [19]. El sistema analógico contiene tres tipos de bloques organizados en cada columna: el bloque de Tiempo Continuo, Tipo B (ACB), utilizado para colocar dispositivos que poseen una respuesta lineal respecto a su referencia como es el caso de los amplificadores.

(31) CAPÍTULO 1. REVISIÓN BIBLIOGRÁFICA. 19. operacionales y algunos multiplexores; el bloque de Capacitores Conmutados, Tipo C (ASC) y el bloque de Capacitores Conmutados, Tipo D (ASD), ambos empleados para colocar bloques implementados con tecnología de capacitores conmutados. La diferencia entre los dos últimos está en la distribución interna de los capacitores [19]. 1.6 Conclusiones parciales La determinación del ritmo cardíaco a partir de la señal electrocardiográfica, requiere del diseño de un dispositivo capaz de obtener esta variable fisiológica con buena calidad. Para la implementación de estos equipos se requieren de una serie de componentes analógicos y digitales que se pueden encontrar en el PSoC, una tecnología robusta que permite la configuración dinámica de componentes analógicos y digitales en un mismo chip y por tanto reduce la cantidad de componentes externos en un circuito..

(32) CAPÍTULO 2. MATERIALES Y MÉTODOS. 20. CAPÍTULO 2. MATERIALES Y MÉTODOS. Este capítulo trata las características fundamentales de los materiales utilizados y centra su mayor atención en los métodos de diseño para el desarrollo de los objetivos trazados. El chip CY8C29466, como componente principal de la arquitectura del hardware, los software para la configuración-programación del chip, el Proteus para el desarrollo del circuito impreso y el Matlab, para la comunicación con la computadora y puesta a punto de algoritmos, conforman los materiales principales. Los métodos se detallan a medida que se explica el diseño e implementación del módulo de adquisición-procesamiento de la variable fisiológica a medir. 2.1 Chip CY8C29466 El CY8C29466 es un chip de la generación PSoC 1 con un procesador interno del tipo M8C con velocidad hasta 24MHz y una arquitectura Harvard. El voltaje de alimentación es de 3.0 a 5.25V, aunque puede ser bajado a 1V, usando SMP (switch mode pump). El rango de temperatura de trabajo va desde –40 °C a +85 °C [24]. Cuenta con una memoria tipo flash de 32 Kilobyte para el almacenamiento de programas y 2 Kilobyte de memoria de acceso aleatorio estática (SRAM) para el almacenamiento de datos. Además tiene la posibilidad de una memoria de tipo EEPROM con emulación en flash y la opción de programación con el protocolo in-system serial programming (ISSP) [24]. Entre los recursos adicionales del sistema, el chip posee comunicación I2C esclavo, master y multimaster a 400kHz, Watchdog, sleep timers y detector de caída de voltaje configurable por el usuario, como muestra la Figura 2.1 [24]..

(33) CAPÍTULO 2. MATERIALES Y MÉTODOS. 21. Figura 2.1. Diagrama en bloques (Fuente: [24]). Este dispositivo se puede encontrar en tres tipos de encapsulado PDIP, SSOP y SOIC. Consta de 28 pines cuya distribución y uso específico se observan en el Anexo I. Los pines admiten corrientes de 25 mA si se configuran como entrada y 10 mA como salida con excepción de 4 salidas analógicas de 40 mA cada una. Posee 8 entradas analógicas multiplexables, interrupciones configurables en todos los puertos y seleccionables con cada borde/cambio de estado, además cuenta con 4 entradas analógicas directas a los bloque de capacitores conmutados [24]. Para el diseño de los componentes internos el chip cuenta con 12 bloques analógicos en los que se pueden situar un máximo de 4 convertidores análogo-digital (con resolución de hasta 14-bit) y hasta 4 digital-analógico (con resolución de hasta 9-bit), amplificadores de ganancia programable (hasta 4 con ganancia de 48x), amplificadores de instrumentación (configuración de dos o tres operacionales) con razón de rechazo al modo común máxima de 60 dB, comparadores y filtros programables. También para el diseño de los componentes internos pero en la parte digital posee 16 bloques donde se colocan Contadores (Counters), Temporizadores (Timers),. Moduladores por. Ancho de Pulso (PWMs), todos con. resoluciones de 8 a 32 bit, Receptor-trasmisor Asincrónico Universal (UART) de 8-bit con paridad seleccionable (máximo 2), comunicación serie SPI esclavo y master (máximo 2),.

(34) CAPÍTULO 2. MATERIALES Y MÉTODOS. 22. comunicación I2C esclavo y multi-master (máximo 2), comunicación infrarroja IrDA (máximo 2), entre otros [24]. 2.2 PSoC Designer PSoC Designer es el programa de desarrollo por medio de aplicación para System-on-Chip (Sistemas en Chip) de Cypress. Este software, compatible con Windows NT/2000/XP, permite la configuración dinámica de los componentes internos del chip y la programación en lenguaje ensamblador o en C (para este se necesita un número de licencia que activa el compilador integrado en el PSoC Designer). Este programa tiene la versatilidad que permite compartir instrucciones en ambos lenguajes [20]. PSoC Designer se divide en tres grandes subsistemas: Editor de dispositivos (Device Editor), Editor de aplicaciones (Application Editor) y Depurador (Debugger). Para la utilización de cada uno de ellos se accede al icono representativo en la barra de subsistema de la Figura 2.2, donde aparecen además las opciones Vista de selección (User Module Selection View) y Vista de conexión (Interconnect View) propias del subsistema Editor de Dispositivos [20].. Figura 2.2. Subsistemas en la barra de Herramientas del PSoC Designer (Fuente: [20]). 2.2.1 Editor de dispositivos En este subsistema se realiza la configuración del PSoC; seleccionando los periféricos analógicos y digitales que se necesitan para una aplicación particular. Está dividido en dos partes, Vista de selección (User Module Selection View) y Vista de conexión (Interconnect View). Vista de selección (User Module Selection View), es donde se seleccionan los componentes disponibles en las librerías, con la documentación correspondiente (datasheet). En esta ventana se muestra el diagrama en bloques del componente seleccionado y los recursos que consume (Figura 2.3)..

(35) CAPÍTULO 2. MATERIALES Y MÉTODOS. 23. Figura 2.3. Vista de Selección del Editor de Dispositivos (Fuente: [20]). Vista de conexión (Interconnect View) brinda las herramientas necesarias para la conexión de los diferentes bloques que configuran las matrices analógicas y digitales. La parte izquierda superior de esta ventana posee un marco para la administración de los recursos globales debajo del cual se encuentran los parámetros de configuración del componente seleccionado y más abajo los terminales a utilizar. En la parte derecha se observa el tipo de encapsulado del chip escogido con los terminales utilizados (Figura 2.4) [20]..

(36) CAPÍTULO 2. MATERIALES Y MÉTODOS. 24. Figura 2.4. Vista de Conexión del Editor de Dispositivos (Fuente: [20]). 2.2.2 Editor de aplicaciones En este subsistema se incluye el código principal del programa que debe ejecutar el microcontrolador (código de aplicación), en la Figura 2.5 se aprecia la ventana de este subsistema. A la izquierda de esta ventana se encuentran los archivos configurables y a la derecha, el editor correspondiente a cada archivo. En el fichero main.asm/main.c. se. encuentra el programa principal, si es main.asm indica que la programación está en lenguaje ensamblador; en el otro caso está en lenguaje C [20]..

(37) CAPÍTULO 2. MATERIALES Y MÉTODOS. 25. Figura 2.5. Editor de aplicaciones (Fuente: [20]). 2.2.3 Depurador El Depurador (Debugger) es el encargado de facilitar la emulación en el circuito para poder probar el proyecto en el ambiente de hardware. Con este se obtiene información de los errores y alertas (warnings), diagnóstico de la RAM, la flash, entre otros [20]. 2.3 PSoC Programmer PSoC Programmer es el software de Cypress utilizado para programar los PSoC descargando el archivo .hex del proyecto hacia el dispositivo. Esta aplicación es compatible con PSoC Designer y puede ser ejecutada por Inicio >Programas>Cypress>PSoC Programmer o dentro del propio PSoC Designer cargando el archivo .hex del proyecto y ejecutando la opción Program [21]. 2.4 Diagrama en bloques del sistema Con el objetivo de facilitar el desarrollo y la comprensión del dispositivo se diseñó el diagrama en bloques que se muestra en la Figura 2.6. El mismo está compuesto por un amplificador de instrumentación (AI), que adquiere la señal de ECG en modo diferencial..

(38) CAPÍTULO 2. MATERIALES Y MÉTODOS. 26. De este amplificador se obtiene la señal de modo común que pasa al circuito de pierna derecha (RL) y luego se realimenta al paciente. A la salida del AI está el filtro de alta ganancia que es el encargado de disminuir las oscilaciones de la línea base y posee dos operacionales en su configuración lo que hace que se puedan obtener altos valores de ganancia en el canal de medición, ya que los potenciales del corazón están en el orden de las unidades de milivoltios y para cubrir el rango del convertidor ADC hay que lograr una amplificación de 1000 aproximadamente. El filtro antialiasing es un filtro pasobajo para limitar en banda la señal y evitar el fenómeno de aliasing. El ADC es un convertidor que permite la digitalización de la señal, que posteriormente se procesa por software y se lleva a la computadora. El procesamiento por software es dentro del PSoC e incluye un filtro para eliminar la componente de ruido producida por la línea de potencia, un algoritmo para la detección de picos con un led que ilumina con cada pico y el cálculo del ritmo cardíaco que se visualiza en un display LCD.. Figura 2.6. Diagrama en bloques del sistema. 2.4.1 Amplificador de instrumentación (AI) El amplificador de instrumentación del PSoC se denomina INSAMP y puede utilizarse en configuración de dos o de tres operacionales. Para el proyecto se escogió la configuración.

(39) CAPÍTULO 2. MATERIALES Y MÉTODOS. 27. de tres operacionales ya que brinda mayor amplificación, mayor Razón de Rechazo al Modo Común (CMRR) y la opción de utilizar la señal de modo común (Figura 2.7). Este amplificador se divide en dos etapas: Una primera etapa que obtiene la señal de los electrodos y cuenta con dos operacionales (INV y NON_INV); esta etapa ocupa dos bloques de tiempo continuo (ACB) en el PSoC Designer. Su ganancia es de un máximo de 48 para la cual se obtiene la mayor CMRR, 60dB. La señal de modo común puede seleccionarse a la salida del bloque INV o del NON_INV, o simplemente puede prescindirse de esta. La segunda etapa ocupa un bloque de capacitores conmutados Tipo C (ASC) y se denomina CONVERT; esta posee una ganancia máxima de 1.938 para completar una ganancia total máxima de 93. La salida de este bloque puede conectarse directamente a la entrada de otro bloque o configurarse el Analog Bus Out para llevar la salida al exterior del PSoC a través del bus de columna. El CONVERT que posee la salida del INSAMP no puede estar en la misma columna del bloque que tiene la salida de la señal de modo común [25].. Figura 2.7. Esquema interno del INSAMP (Fuente: [25]). 2.4.2 Circuito de pierna derecha (RL) El circuito de pierna derecha se encarga de amplificar la señal de modo común, invertirla y realimentarla al paciente, con este fin en la mayoría de las configuraciones de circuitos.

(40) CAPÍTULO 2. MATERIALES Y MÉTODOS. 28. consultadas en las bibliografías se emplea un amplificador inversor. Debido a que esta familia de PSoC no da la opción de conectar el AMPINV (amplificador inversor) directamente a los pines de entrada en el chip, ni a la salida del INSAMP; se utiliza un LPF2 (filtro pasobajo) para el diseño de este circuito. Los LPF2 permiten filtrar la señal, invertirla y amplificarla. El PSoC en el caso de los filtros posee la opción Filter Design Wizard donde se especifican los parámetros a diseñar: frecuencia de corte, frecuencia de muestreo, ganancia y tipo de filtro; el programa devuelve la respuesta de frecuencia, los valores de los capacitores (C1, C2, C3, C4, CA, CB), el reloj de columna (para la frecuencia de conmutación de los capacitores) y otros parámetros [26]. 2.4.3 Filtro de alta ganancia En el proceso de adquisición del ECG se encuentran oscilaciones de dicha señal con respecto a su línea base, provocadas, entre otros factores, por el movimiento de la persona. La componente de corriente directa (DC) de la señal hace que esta se desplace y tome como línea base dicha componente. Estas oscilaciones y desplazamientos se conocen como offset y pueden falsear la detección de picos del ECG, además, desplazar el valor máximo de la señal haciendo que esta quede por encima del rango del convertidor y lo sature. Para evitar estos fenómenos se emplea un filtro pasoalto, por lo general con frecuencia de corte 0.05Hz. Para tratar de eliminar el offset se diseñó un filtro pasoalto con componentes internos de tiempo continuo del PSoC y componentes externos. Este diseño se obtuvo de una nota de aplicación (disponible en el sitio web de Cypress), la AN2320 “Offset Compensation for High Gain AC Amplifiers”. El diseño está conformado por un PGA (Amplificador de Ganancia Programable) y un AMPINV (Amplificador Inversor) conectados a una red RC como se observa en la Figura 2.8. El AMPINV invierte la señal y por tanto la realimentación del filtro es negativa..

(41) CAPÍTULO 2. MATERIALES Y MÉTODOS. 29. Figura 2.8. Esquema del filtro de Alta Ganancia (Fuente: [27]). Para el diseño de la red RC y la ganancia de los amplificadores se sustituye el PGA y el AMPINV por un amplificador inversor equivalente de ganancia k. Utilizando las leyes de Kirchhoff y álgebra simple, la ecuación de respuesta de frecuencia del filtro se puede escribir como: (2.1) donde: ;. ;. ;. ;. ;. Esta nota de aplicación viene con una interfaz gráfica para determinar la respuesta de frecuencia del filtro sobre la base de la ecuación 2.1. A esta interfaz, mostrada en la Figura 2.9, se le especifican los valores (de resistencia en kΩ y el de los capacitores en µF) de la red RC y la ganancia k del amplificador inversor equivalente..

(42) CAPÍTULO 2. MATERIALES Y MÉTODOS. 30. Figura 2.9. Interfaz gráfica utilizada para el diseño del filtro (Fuente: [27]). La frecuencia de corte del filtro se determina por la siguiente fórmula: (2.2) Para obtener la frecuencia de corte del filtro se creó una función en Matlab, a la cual se le pasan los parámetros de la red RC y la ganancia, y sobre la base de la fórmula 2.2 calcula dicha frecuencia. Luego del diseño se obtuvieron los parámetros de la Tabla 2.1. Tabla 2.1. Parámetros del filtro de alta ganancia. Resistencias. Capacitores. Ganancia y Frecuencia de corte. ;. ; ; ; ;. ;. ; ;.

(43) CAPÍTULO 2. MATERIALES Y MÉTODOS. 31. 2.4.4 Filtro antialiasing El filtro antialiasing es un pasobajo que limita en banda la señal y así evita el fenómeno de aliasing. Para este diseño se utilizó un filtro interno del PSoC (LPF2_1) y la herramienta Filter Design Wizard. Los parámetros de este filtro son frecuencia de muestreo, frecuencia de corte, ganancia y tipo de filtro. Debido a que este equipo se usa con el fin de detectar picos para determinar el ritmo cardíaco, se escoge como frecuencia de corte del filtro 40Hz. La frecuencia de muestreo se tomó la del convertidor, la ganancia es de 0dB y el tipo de filtro es Bessel, ya que posee una respuesta plana en la banda de paso y además tiene retardo de fase lineal con la frecuencia, aspecto deseable en los sistemas de acondicionamiento de señales. El programa para el diseño, Filter Design Wizard, devuelve los valores de los capacitores y el reloj de columna que necesita el filtro. La salida de este filtro se invirtió para lograr la señal con polaridad positiva, ya que la señal que provenía del filtrado pasoalto estaba invertida. La respuesta de frecuencia de este filtro se muestra en la Figura 2.10. Como se observa a la mitad de la frecuencia de muestreo solo ha atenuado 10dB y la frecuencia de corte del filtro es de 40Hz. Esto hace que casi no se atenúe a la frecuencia de 60Hz por lo que es necesaria la utilización de un filtro para eliminar esta componente.. Figura 2.10. Respuesta de frecuencia del filtro antialiasing..

(44) CAPÍTULO 2. MATERIALES Y MÉTODOS. 32. 2.4.5 Convertidor analógico-digital (ADC) El ADC escogido fue el DELSIG11, un convertidor tipo sigma-delta de 11 bit de resolución con formato de datos en complemento dos, por tanto se utilizan 10 bit para datos y uno para el signo. Este componente tiene la opción de seleccionarlo con topología de primer orden o de segundo orden. La de primer orden consume un solo bloque analógico, mientras que la de segundo orden consume dos, pero tiene la ventaja que mejora la relación señal a ruido (SNR), 66dB con respecto 65dB [28]. La frecuencia de muestreo es de 0.125 hasta 7.8 ksps; este ADC tiene 256x de sobremuestreo con filtro sinc2 con función de transferencia:. (2.3) Dado este sobre-muestreo se justifica la no utilización de un circuito sample and hold (S/H), ya que el temporizador (Timer) va proveer una interrupción cada 256 conteos de la señal de reloj y se van a tomar cuatro interrupciones para procesar los datos [datasheet del DELSIG11 en el PSoC]. Para los bloques de tipo capacitores conmutados y el bloque digital, se necesita de una señal de reloj que debe estar en el rango de 0.032 a 8.0 MHz y que determina la frecuencia de muestreo mediante la fórmula: (2.4) donde: DataClock es la señal de reloj seleccionada Es importante conocer que la señal de reloj debe ser común tanto para la parte digital como para la de capacitores conmutados; de lo contrario este componente no funcionará correctamente [28]. La configuración escogida fue la de segundo orden, con frecuencia de muestreo (fs) de 300.4808Hz, esta fs no es exacta porque depende de los divisores de reloj y ese es el valor más aproximado a 300 (que es la deseada). Se selecciona esta frecuencia de muestreo pues.

(45) CAPÍTULO 2. MATERIALES Y MÉTODOS. 33. es aproximadamente 7 veces mayor que la frecuencia máxima de la señal que es 40 Hz, fijada por el filtro antialiasing, y además es múltiplo de 60Hz lo que atenúa el ruido provocado por la línea de potencia. 2.4.6 Comunicación RS232 El propósito fundamental de la comunicación con la computadora es llevar la señal para su procesamiento, por lo que se utilizó el módulo serie de solo escritura TX8. El TX8 es un trasmisor de 8 bit con formato de datos RS232. Esta comunicación con la PC es a través del puerto serie RS-232, denominado COM1. Este puerto trabaja con señales digitales, +12V (0 lógico) y -12V (1 lógico). En el PSoC los datos digitales se logran con 0V ('0') y 5V ('1'), para adaptar esta comunicación y lograr aislar el dispositivo diseñado se utiliza un optoacoplador CNY17-3 (Anexo II). A la salida del optoacoplador se situó un conector hembra RJ45 (Figura 2.11), los pines utilizados de este conector son el 2, 4 y 5 [29].. Figura 2.11. Conector RJ45. La entrada de la PC es un conector DB9 con las características de la Figura 2.12. La unión entre los dos conectores se logró con un cable con RJ45 por un extremo y por el otro un DB9.. Figura 2.12. Conector DB9 y uso de cada pin..

(46) CAPÍTULO 2. MATERIALES Y MÉTODOS. 34. 2.4.7 Software Dentro del PSoC se implementó un filtro FIR de promedio móvil para eliminar el ruido en los 60Hz. Este atenúa frecuencias específicas, siempre y cuando estas sean múltiplo de la frecuencia de muestreo, que en este caso es 300.4808 muestras/segundo. Este filtro se basa en la propiedad de que el promedio de una onda sinusoidal es 0. Para determinar los coeficientes del filtro se divide la frecuencia de muestreo entre la frecuencia a eliminar (60Hz), obteniéndose 5 coeficientes; el valor de cada coeficiente es 0.2 para que la suma de todos sea 1 y la ganancia sea unitaria. Cada vez que se adquiere una muestra en el convertidor se pasa por este filtro. Una vez filtrada las muestras, se realiza el procesamiento para la determinación del ritmo cardíaco. Para facilitar el entendimiento del programa se construyó el diagrama de flujo de la Figura 2.13.. Figura 2.13. Diagrama de flujo del programa principal. Luego de encender el dispositivo se inicializan los módulos y se esperan 4 segundos para que la señal se estabilice. Posteriormente se determina un umbral inicial, al 60 % del mayor pico en dos segundos. Una vez obtenido el umbral inicial se enciende un contador por software que se incrementa con cada muestra del convertidor. Se continúan adquiriendo muestras y cuando una supera el umbral, este se baja en ε (por ejemplo 20 unidades del.

(47) CAPÍTULO 2. MATERIALES Y MÉTODOS. 35. convertidor) para evitar que por el ruido se detecte un máximo falso; se siguen adquiriendo muestras por encima del umbral hasta llegar a la mayor. Cuando el mayor valor es detectado, en la variable t1 se guarda el valor del contador en esa muestra. Determinado el pico se enciende el led y se adapta el umbral al 60 % de este pico. En caso de no detectar ningún pico, se retorna a la determinación del umbral inicial. Para calcular el ritmo cardíaco se llena un arreglo de 11 elementos con los valores RR determinados mediante la diferencia de t2-t1 (t2 es el valor del contador en el pico anterior y t1 el valor del contador en el pico actual). Cuando se comienza a llenar el arreglo por primera vez se espera a que haya por lo menos 3 intervalos; luego se pasa este arreglo por un filtro de mediana donde se organizan de menor a mayor y se toma el valor del medio, esto garantiza despreciar latidos falsos. Este arreglo se va llenando con cada intervalo RR calculado y se vuelve a pasar por el filtro de mediana; una vez lleno el arreglo se va actualizando con cada nuevo intervalo RR y se desprecia el más ambiguo. Con el valor del filtro de mediana obtenido se divide la cantidad de muestras en un minuto (fs*60) entre este valor y se obtiene el ritmo cardíaco que luego se indica en el display. El cálculo se comprueba que esté en el intervalo de 40 a 200 (frecuencia cardíaca mínima y máxima respectivamente), de lo contrario se muestra “ERROR” en el display y se retorna a la determinación del umbral inicial. El programa completo se encuentra en el Anexo III. 2.4.8 Display Para la visualización del ritmo cardíaco se utiliza un panel de representación de información alfanumérica, LCD Hitachi modelo HD44780. Para su interconexión con el sistema del microprocesador se necesita un total de 14 terminales de entrada. La Figura 2.14 muestra el display y la conexión de los terminales. El PSoC posee un componente denominado LCD que cuando se selecciona habilita un puerto que controla el display [30]..

(48) CAPÍTULO 2. MATERIALES Y MÉTODOS. 36. Figura 2.14. Display LCD y la configuración de los pines. 2.5 Circuito de alimentación El circuito de alimentación, como se presenta en la Figura 2.15, tiene en su configuración un regulador L7805C-V (Anexo IV) al cual se le suministra a la entrada un voltaje de 9V, que puede ser mediante una batería de 9V o 6 pilas AA. Posee también dos capacitores en paralelo, uno de 0.1µF (C1) y el otro de 0.22µF (C2), para sumar 0.32µF y sustituir el de 0.33µF que es el comúnmente utilizado; y un tercer capacitor de 0.1µ (C3). El power es un interruptor que corta la alimentación de las baterías.. Figura 2.15. Circuito de alimentación. 2.6 Configuración interna del PSoC La configuración interna de los bloques seleccionados en el PSoC se observa en la Figura 2.16. En el sistema analógico es donde se encuentra la mayor cantidad de componentes utilizados en el chip, pues la parte digital solo posee un bloque para el TX8 y otro del.

(49) CAPÍTULO 2. MATERIALES Y MÉTODOS. 37. DELSIG11. En la parte superior de la figura están los módulos seleccionados; cada uno tiene un color que se corresponde con el de los bloques que utiliza ese módulo. Por ejemplo el INSAMP posee color verde limón y los tres bloques que utiliza son del mismo verde.. Figura 2.16. Configuración y conexión de los bloques analógicos internos del PSoC. Para trabajar con estos bloques se configuraron los parámetros globales como muestra la Figura 2.17. Se escogió como alimentación 5v, porque la mayoría de los módulos trabajan con mayor eficiencia con este voltaje. La fuente de reloj se escoge interna y la frecuencia es de 24MHz, esta frecuencia permite obtener los divisores que se necesitaban (VC1, VC2 y VC3). La referencia utilizada fue (Vdd/2)+/-(Vdd/2), pues esta aprovecha todo el rango de voltaje y permite mayor amplificación en el canal de medición..

(50) CAPÍTULO 2. MATERIALES Y MÉTODOS. 38. Figura 2.17. Parámetros globales del PSoC. Para la adquisición de la señal se utilizó el INSAMP con entradas diferenciales. La entrada inversora (INV), que va al electrodo del brazo derecho (RA), se conecta al P0[1]; mientras la no inversora (NON_INV), que va al electrodo de la pierna izquierda (LL), se conecta al P0[0]. La señal de modo común se saca vía NON_INV (a través del buf 1) por el P0[5]. La salida del INSAMP se conecta al buf 0 y sale por el P0[3]. Para garantizar una CMRR de 60dB, se configuró en la primera etapa una ganancia de 48 y en la segunda etapa la ganancia fue de 1. La señal de modo común extraída del PSoC por P0[5] se introduce por el P2[2] y se pasa al filtro LPF2 en color rojo como se observa en la Figura 2.16. Este módulo, con la ayuda del Filter Design Wizard y la nota de aplicación AN2284, se configuró de la siguiente manera: la razón de muestreo se escogió bien alta ya que esta determina la frecuencia de conmutación de los capacitores y a su vez la fidelidad de la señal a la salida. La frecuencia de corte se tomó de 100 y la ganancia de 40. Fijados estos datos el software devuelve los valores de capacitores y demás parámetros mostrados en la Figura 2.18. Se configuró también la opción de invertir la señal, para que luego esta salga del PSoC a través del buf 3 por el P0[2] y se realimente al paciente con el electrodo de pierna derecha (RL)..

(51) CAPÍTULO 2. MATERIALES Y MÉTODOS. 39. Figura 2.18. Valores del filtro utilizado en la realimentación de la señal de modo común. El PGA y el AMPINV forman parte del filtro de alta ganacia con la red RC conectada externamente. La salida del INSAMP se conecta al filtro de alta ganancia que entra al PGA por el P0[6], internamente la salida del PGA va al AMPINV y la salida de este se conecta internamente al filtro antialiasing LPF2_1, aunque esta salida también se saca fuera del PSoC por el P0[4] para complementar la utilización de la red RC. Al PGA se le configuró una ganacia de 5.333 y al AMPINV -4.333, el módulo de estas da un total de 23.107889. El filtro antialiasing se diseñó utilizando el Filter Design Wizard. Se escogió como frecuencia de corte 40Hz, pues la parte útil de la señal para este estudio está en este rango de frecuencia. La frecuencia de muestreo especificada fue la misma del convertidor, 300.4808Hz. No se especificó ganancia, pues no se considera necesaria. La señal a la salida del AMPINV estaba invertida, para que a la entrada del convertidor estuviera positiva se vuelve a invertir a la salida del filtro antialiasing. El convertidor DELSIG11 se conecta dentro del PSoC a la salida del LPF2_1. Para poder lograr la frecuencia de muestreo escogida, apoyándose en la fórmula 2.4, se fijó como Dataclock la variable de reloj VC2 como muestra la Figura 2.19. Esta variable se obtiene a.

(52) CAPÍTULO 2. MATERIALES Y MÉTODOS. 40. partir del reloj interno del PSoC dividiendo por 6 para lograr VC1 y luego por 13 para lograr VC2.. Figura 2.19. Parámetros del Módulo DELSIG11. El trasmisor TX8 se configuró para salir por el pin P2[1] con una velocidad de trasmisión (Baud Rate) de 19200 bit/segundos, que se logró con la variable VC3 (Figura 2.20). VC3 tiene como fuente de reloj, el reloj interno de 24MHz. Este reloj se divide por 156 y se obtiene 153846,1538, luego este valor hay que dividirlo entre 8 para lograr la velocidad de cada bit (19200). Como el convertidor es de 11 bit y el TX8 trasmite 8 bit, entonces se manda un primer byte con los primeros 8bit del ADC y luego un segundo byte con los otros 3bit; para poder recibir los 11bit en la PC y evitar posibles errores se puso (por software) una marca, un byte conocido cada 2 byte (0xAAH que en binario es 10101010), lo que permitió chequear esa marca en la PC y luego determinar los 11 bit de datos.. Figura 2.20. Parámetros del módulo TX8. Los otros módulos seleccionados en el PSoC son el LCD y el LED ambos vienen predeterminados en el PSoC; solo hay que escoger los pines de salida. En el caso específico del LED se seleccionó también la forma de encendido, si se activa en alto o en bajo. La Figura 2.21 muestra los parámetros del LCD y el LED..