Espacio de EEPROM

Figura 2.10 Accesos a la memoria SRAM de propósito general

Existe una variedad de instrucciones para el acceso a memoria, ya sean cargas o almacenamientos, utilizando modos de direccionamiento directo o indirecto (por apuntador), así como instrucciones que automáticamente modifican al apuntador, incrementándolo o disminuyéndolo. Todos los accesos a memoria requieren de 3 ciclos de reloj, uno para captura, otro para calcular la dirección de acceso y en el último se habilita la escritura o lectura de la SRAM, esto se muestra en la figura 2.11. Por la segmentación, en el tercer ciclo se captura la siguiente instrucción, aparentando que los accesos a memoria sólo requieren de 2 ciclos de reloj.

Figura 2.11 Temporización de los accesos a la SRAM de propósito general

Una memoria de cualquier tipo requiere de 3 buses para su manejo: un bus de datos, un bus de direcciones y un bus de control. En el caso de la EEPROM, puesto que es interna al microcontrolador, los buses son manejados por medio de 3 Registros I/O. Para el manejo de las direcciones se tiene al registro EEAR (EEPROM Address Register), EEAR ocupa dos espacios en los Registros I/O para direccionar 512 bytes (9 bits de dirección), estos registros son:

7 6 5 4 3 2 1 0

0x1F - - - - - - - EEAR8 EEARH

0x1E EEAR7 EEAR6 EEAR5 EEAR4 EEAR3 EEAR2 EEAR1 EEAR0 EEARL

Para el manejo de los datos se dispone del registro EEDR (EEPROM Data Register), el cual se ubica en la dirección 0x1D, dentro del mapa de Registros I/O. Si un dato va a ser escrito en la EEPROM, debe ser colocado en EEDR, antes de iniciar con un ciclo de escritura. Para lecturas de la EEPROM, después de un ciclo de lectura, el dato queda disponible en EEDR.

Las señales de control son manejadas con el registro EECR (EEPROM Control Register), en este registro se hacen las habilitaciones requeridas para iniciar los ciclos de lectura o escritura, únicamente los 4 bits menos significativos están implementados, éstos son:

7 6 5 4 3 2 1 0

0x1C - - - - EERIE EEMWE EEWE EERE EECR

• Bit 3 – EERIE: Habilitador de Interrupción por fin de Escritura en la EEPROM

Las escrituras en la EEPROM requieren varios ciclos de reloj, su final puede detectarse sondeando el estado del bit EEWE o por interrupción. Si el bit EERIE está en alto, se genera una interrupción cuando culmina una escritura en la EEPROM, siempre que el habilitador global de interrupciones (bit I de SREG) también esté puesto en alto.

• Bit 2 – EEMWE: Habilitador Maestro para Escrituras en la EEPROM La EEPROM está orientada para datos importantes en un sistema, como bits de configuración o contraseñas, por lo tanto, es importante evitar que su contenido se pierda por escrituras erróneas. El bit EEMWE es parte de un esquema de seguridad y protección del contenido de la EEPROM, al poner en alto a este bit se cuenta con 4 ciclos de reloj dentro de los cuales se puede iniciar con un ciclo de escritura. Pasados estos 4 ciclos el bit EEMWE es puesto automáticamente en un nivel bajo y ya no es posible escribir en la EEPROM.

• Bit 1 – EEWE: Habilitador de Escritura en la EEPROM

Al poner en alto a este bit se inicia con un ciclo de escritura, siempre que el bit EEMWE haya sido puesto en alto en los 4 ciclos de reloj anteriores. No es posible iniciar con un ciclo de escritura si hay una escritura en proceso. Cuando concluye la escritura, el bit EEWE es automáticamente puesto en bajo, este evento puede ser detectado por sondeo o bien, si el bit EERIE está en alto, se genera una interrupción.

• Bit 0 – EERE: Habilitador de Lectura en la EEPROM

Al poner en alto a este bit se inicia con un ciclo de lectura, para lo cual sólo se requiere que no haya una escritura en proceso. La lectura es inmediata, el dato leído puede manipularse con la siguiente instrucción.

Ejemplo 2.1: Muestre cómo se codificaría una rutina en lenguaje ensamblador para realizar una escritura en EEPROM.

Para esta rutina se asume que el dato a escribir está en R16 y que la dirección a utilizar se describe en R18:R17, el código es:

EEPROM_write:

SBIC EECR, EEWE ; Asegura que no hay escritura en proceso RJMP EEPROM_write

OUT EEARH, R18 ; Establece la dirección OUT EEARL, R17

OUT EEDR, R16 ; Coloca el dato a escribir

SBI EECR, EEMWE ; Pone en alto al habilitador maestro SBI EECR, EEWE ; Inicia la escritura

RET

__________

Con la instrucción SBIC EECR, EEWE(brinca si el bit EEWE del registro EECR está en bajo) se está sondeando al bit EEWE. El brinco no se realiza si hay una escritura en proceso y se continúa con la siguiente instrucción, la cual reinicia la rutina, el ciclo se va a mantener mientras no concluya la escritura previa.

Ejemplo 2.2: Realice una rutina en lenguaje ensamblador para hacer una lectura en EEPROM.

La rutina lee de la dirección formada por R18:R17 y el dato leído es colocado en R16.

EEPROM_read:

SBIC EECR, EEWE; Asegura que no hay escritura en proceso RJMP EEPROM_read

OUT EEARH, R18 ; Establece la dirección OUT EEARL, R17

SBI EECR, EERE ; Inicia la lectura IN R16, EEDR ; Coloca el dato leído

RET

__________

Ejemplo 2.3: Desarrolle 2 funciones en Lenguaje C, una para realizar una escritura en EEPROM y la otra para hacer una lectura.

En lenguaje C, las instrucciones deben realizar las mismas operaciones sobre los registros. La función para la escritura recibe como parámetros el dato a escribir y la dirección en donde va a ser escrito:

void EEPROM_write (unsigned char dato, unsigned int direccion) {

while ( EECR & 1 << EEWE ) // Asegura que no hay escritura en proceso ;

EEAR = direccion; // Establece la dirección EEDR = dato; // Coloca el dato a escribir

EECR |= ( 1 << EEMWE ); // Pone en alto al habilitador maestro EECR |= ( 1 << EEWE ); // Inicia la escritura

}

La función para la lectura recibe la dirección a leer y regresa el dato leído:

unsigned char EEPROM_read(unsigned int direccion) {

while ( EECR & 1 << EEWE ) // Asegura que no hay escritura en proceso ;

EEAR = direccion; // Establece la dirección EECR |= ( 1 << EERE ); // Inicia la lectura

return EEDR; // Regresa el dato leído }

__________