• No se han encontrado resultados

Si tras la última actualización del vector V test y transcurridas T S iteraciones no se

4.5 Detección de ciclos límite en sistemas discretos de control

Caso 4: Transitorio y periodo grandes: Se producen en sistemas con margen de

5. Si tras la última actualización del vector V test y transcurridas T S iteraciones no se

produce ninguna de las situaciones expuestas en el apartado 2 puede deberse a una de las causas siguiente: El transitorio del sistema es demasiado largo y los valores de Na y TS seleccionados no son suficientes, el ciclo límite buscado tiene

un periodo mayor que TS, existe un tractor caótico (comportamiento caótico) o

el sistema inestable. En este caso se inicia una segunda etapa modificando los parámetros de búsqueda según se indica en la tabla 4.2.

Como se ha comentado el algoritmo contiene una etapa de comprobación para verificar si el ciclo límite detectado de un determinado periodo T < Ts es verdadero. Para ello en cada

etapa de búsqueda de dispondrá de memoria con un número de registros iguales al Ts de dicha

etapa. El procedimiento de comprobación se basa en, si a partir de un Vtest se detecta un ciclo

límite en la iteración j de periodo, por ejemplo, T = 2 ese valor se almacena en la primera posición de memoria. El valor del estado en la siguiente iteración se almacena en la segunda posición de memoria y se compara con cero; si es cero no habrá ciclo límite. El anterior y el nuevo valor deberán ser distintos. En la siguiente iteración se vuelve a repetir el proceso almacenando el nuevo valor y comparando con cero y con el valor de la posición 1, si son distintos o cero no será ciclo limite y se volverá a actualizar Vtest iniciando un nuevo ciclo de

detección, si son iguales, el ciclo límite permanece y el proceso continua hasta agotar toda la memoria. Si en algún momento no se cumplen las premisas de la comparación, es decir, se alcanza un valor del vector estado igual a cero o no permanece el ciclo límite, se volverá a actualizar Vtest y se borrará de memoria todo lo almacenado.

Figura 4.23: Comprobación de ciclo limite detectado

En la figura 4.24 se representa el diagrama de flujo correspondiente al algoritmo de detección propuesto de ciclos límite. Llegados a este punto, surgen las siguientes preguntas:

1. ¿Cuanto dura el transitorio?, es decir, ¿cuantas iteraciones iniciales debemos realizar?

2. ¿Con qué precisión debemos comparar?

3. ¿Cuál es el periodo máximo a considerar?

4. ¿Cuantos estados del regulador debemos probar?

No es fácil ni podemos, de momento, responder a ellas ya que no se dispone de estudios sobre el tema, ni hemos estudiado los suficientes sistemas de control para poder realizar una estimación de ellos, como sucede en filtros digitales. Por otra parte, estos parámetros dependerán de las características de cada sistema de control a analizar. Como primera aproximación y basados en la respuesta transitoria del sistema de control en lazo cerrado ante una secuencia de entrada pulso unitario asignamos los valores que se muestran en la tabla:

Etapa 1 Etapa 2 Ii 2 Tes 10 Tes Ts 10 Twd 20 Twd α ( 20 ) es y k = T y k( =20Tes) Na 5 5

Comienzo de la primera etapa de búsqueda Aplicar Ii iteraciones Ac =1 j = 1 Obtener x(Ii+1) x(Ii+1) =0 x(Ii+1) = Vtest No hay ciclo límite

Posible ciclo límite detectado j < Ts Incrementar j en una unidad No Si Obtener x(Ii+1) Vtest = x(Ii+j) Ac = Ac +1 Comprobación Si Si Si No No No Extraer características. Obtener Oj e yj Ac > Na Actualizar valores de Na, Ii i

y Ts y omienzo de la segunda etapa de búsqueda

Aviiso Posible ciclo no detectado Si No ¿Ha sido realizada la segunda etapa? No Si

Figura 4.24: Diagrama de flujo del algoritmo de detección de búsqueda exhaustiva

Como se deduce de lo expuesto anteriormente, los parámetros críticos son el número de iteraciones iniciales, la precisión y el periodo supuesto, TS, ya que si su valor es inferior al

periodo del ciclo límite buscado no se producirá la detección. El algoritmo se ejecuta en dos etapas. En la primera se buscan ciclos límite de periodo cercano al periodo correspondiente a la pulsación amortiguada (relacionada con los polos complejos conjugados dominantes del

sistema en lazo cerrado), pues se ha observado mediante simulación que la mayoría de ellos tienen un periodo similar. Si el sistema presenta una respuesta transitoria sin oscilaciones (el sistema de control en lazo cerrado tiene todos los polos reales) se toma como valor de TS

sustituyendo Twd por Tes Si no se encuentra nada se procede a modificar los parámetros y se

realiza una nueva pasada. Si no se ha encontrado ningún ciclo límite se procede a buscar con el siguiente vector de estado.

De todo lo expuesto se pueden obtener las siguientes conclusiones:

• Se ha propuesto un algoritmo para la detección de ciclos límite en sistemas de control digital ante entrada nula, independiente del tipo de estructura, orden y tipo de cuantificación del regulador.

• El algoritmo permite, además de detectar ciclos límite, caracterizarlos (amplitud y periodo).

• Necesita unos cálculos previos sobre el sistema (pulsación amortiguada y tiempo de establecimiento) que el algoritmo obtiene de forma automática y posteriormente se adapta al comportamiento de éste en cada caso.

• Tiene problemas de rapidez cuando el regulador es de orden elevado o bien cuando se implementa con un número elevado de bits, donde el número de vectores a probar es muy elevado.

Tras la ejecución del algoritmo obtenemos la siguiente información:

a) Para cada uno de los ciclos límite detectados

Vectores de estado pertenecientes al ciclo límite. Salidas del sistema definidas para cada uno de ellos. Periodo.

Amplitud máxima.

Salida máxima y mínima y amplitud. Representación.

En el ejemplo de la figura 4.3: Nodos Estado: = [8 1 6 4 ] Nodos Salidas: = [3 7 ]

*** Ciclo límite detectado ***

Vector Inicial: = [0 0 -1 -1 ]

Vector del ciclo: =[0.0047159 0.012818 6 7 ] T = 5

nIte = 90

Amin = [-0.020735 -0.020735 5 5 ] SalMax = [0.0051216 1 ] SalMin = [-0.011298 -1 ] NormaMax = 7 Cota Salidas: = [0.011298 1 ] Cota CL = [0.020735 0.020735 7 7 ]

Documento similar