METODOLOGIA DE DISEÑO DE
CIRCUITOS INTEGRADOS
DIGITALES
MANUEL JESÚS BELLIDO DÍAZANGEL BARRIGA BARROS
9 October 2001 /mnt/cnm/bellido/FRAMEMAKER/SEMINARIOS/MET_DISENO_ALLIANCE/met_dis.doc
M
ETODOLOGÍA
DE
DISEÑO
DE
C
IRCUITOS
I
NTEGRADOS
D
IGITALES
➥
INTRODUCCIÓN
➥
METODOLOGÍA DE DISEÑO
➥
TÉCNICAS DE IMPLEMENTACIÓN DE CID
➥
COMPARACIÓN ENTRE LAS TÉCNICAS DE IMPLEMENTACIÓN
9 October 2001 /mnt/cnm/bellido/FRAMEMAKER/SEMINARIOS/MET_DISENO_ALLIANCE/met_dis.doc
M
ETODOLOGÍA
DE
DISEÑO
DE
C
IRCUITOS
I
NTEGRADOS
D
IGITALES
❑
DEFINICIÓN DE CIRCUITO INTEGRADO
◗
MICROCIRCUITO ELECTRÓNICO IMPLEMENTADO EN UNA PASTILLA DEMATERIAL SEMICONDUCTOR Y COMPUESTO BÁSICAMENTE POR DOS TIPOS DE COMPONENTES: TRANSISTORES Y CONEXIONES
◗
QUEDA CARACTERIZADO POR UN PROCESO TECNOLÓGICO❑
PROCESO TECNOLÓGICO
◗
PROCESO MEDIANTE EL QUE SE FABRICA EL CIRCUITO INTEGRADO. CONSTA DE UN CONJUNTO DE PROCESOS QUÍMICOS REALIZADOS SOBRE LA OBLEA DEMATERIAL SEMICONDUCTOR (P.EJ., ATACADOS, IMPLANTACIONES,
DEPOSICIONES DE MATERIAL, OXIDACIONES, LITOGRAFÍAS, ETC.) TRAS LOS CUALES SE OBTIENE COMO RESULTADO EL CIRCUITO INTEGRADO.
◗
CADA UNO DE LOS PROCESOS QUÍMICOS SE APLICA SOBRE LA OBLEAINTERPONIENDO A ESTA UNA DETERMINADA MÁSCARA QUE SELECCIONA SOBRE QUE PARTES DE LA OBLEA DEBE REALIZARSE DICHO PROCESO.
I
NTRODUCCIÓN
M
ETODOLOGÍA
D
E
DISEÑO
DE
CIRCUITOS
INTEGRADOS
DIGITALES
❑ PASOS DEL PROCESO DE FABRICACIÓN DE UN INVERSOR CMOS
M
ETODOLOGÍA
D
E
D
ISEÑO
DE
CIRCUITOS
INTEGRADOS
DIGITALES
❑ PASOS DEL PROCESO DE FABRICACIÓN DE UN INVERSOR CMOS
INTRODUCCIÓN: PROCESO DEFABRICACIÓN
M
ETODOLOGÍA
D
E
DISEÑO
DE
CIRCUITOS
INTEGRADOS
DIGITALES
❑ PASOS DEL PROCESO DE FABRICACIÓN DE UN INVERSOR CMOS
M
ETODOLOGÍA
D
E
D
ISEÑO
DE
CIRCUITOS
INTEGRADOS
DIGITALES
❑ PUNTO DE PARTIDA DE LA FABRICACIÓN DE CIRCUITOS INTEGRADOS: EL LAYOUT
◗ LAYOUT: PATRONES GEOMÉTRICOS DEL CONJUNTO DE CAPAS QUE CARACTERIZAN A UN DETERMINADO PROCESO TECNOLÓGICO INTRODUCCIÓN
M
ETODOLOGÍA
DE
DISEÑO
DE
I
NTEGRADOS
D
IGITALES
❑
OBJETIVO DEL PROCESO DE DISEÑO DE CID:
◗
OBTENER UN LAYOUT QUE RESPONDA A LAS ESPECIFICACIONES DEFUNCIONAMIENTO DEL SISTEMA DIGITAL QUE SE PRETENDE DISEÑAR Y, QUE EN LA MEDIDA DE LO POSIBLE, ESTE LIBRE DE ERRORES.
❑
CARACTERÍSTICA BÁSICA DE LOS PROCESOS TECNOLÓGICOS
ACTUALES:
◗
ALTA DENSIDAD DE INTEGRACIÓN. CIRCUITOS INTEGRADOS TIPO VLSI. .9 October 2001 /mnt/cnm/bellido/FRAMEMAKER/SEMINARIOS/MET_DISENO_ALLIANCE/met_dis.doc
M
ETODOLOGÍA
DE
DISEÑO
DE
C
IRCUITOS
I
NTEGRADOS
D
IGITALES
❑
CARACTERÍSTICA BÁSICA DE LOS PROCESOS TECNOLÓGICOS
ACTUALES:
◗
PERMITEN INCORPORAR SISTEMAS DIGITALES MUY COMPLEJOS EN UN ÚNICO CHIP.❑
CARACTERÍSTICAS DEL PROCESO DE DISEÑO DE CID:
◗
GRAN COMPLEJIDAD EN EL DISEÑO.◗
NECESIDAD DE ESTABLECER UNA METODOLOGÍA PARA DESARROLLAR ELPROCESO DE DISEÑO CORRECTAMENTE.
❑
CONDICIONANTES DE LA METODOLOGÍA DE DISEÑO:
◗
REQUERIMIENTOS DE LOS PRODUCTOS ELECTRÓNICOS.◗
TÉCNICAS DE IMPLEMENTACIÓN DE CID◗
HERRAMIENTAS SOFTWARE DISPONIBLES PARA REALIZAR EL DISEÑOI
NTRODUCCIÓN
9 October 2001 /mnt/cnm/bellido/FRAMEMAKER/SEMINARIOS/MET_DISENO_ALLIANCE/met_dis.docM
ETODOLOGÍA
DE
DISEÑO
DE
C
IRCUITOS
I
NTEGRADOS
D
IGITALES
➥
INTRODUCCIÓN
➥
METODOLOGÍA DE DISEÑO
●
NIVELES DE DESCRIPCCIÓN
• NIVEL DE ARQUITECTURA• NIVEL DE TRANSFERENCIA ENTRE REGISTROS
• NIVEL DE CONMUTACIÓN
• NIVEL GEOMÉTRICO
●
MÉTODO “TOP-DOWN”
●
VERIFICACIÓN
●
SÍNTESIS AUTOMÁTICA Y ENTORNOS INFORMATICOS DE
AYUDA AL DISEÑO
➥
TÉCNICAS DE IMPLEMENTACIÓN DE CID
➥
COMPARACIÓN ENTRE LAS TÉCNICAS DE IMPLEMENTACIÓN
9 October 2001 /mnt/cnm/bellido/FRAMEMAKER/SEMINARIOS/MET_DISENO_ALLIANCE/met_dis.doc
M
ETODOLOGÍA
DE
DISEÑO
DE
C
IRCUITOS
I
NTEGRADOS
D
IGITALES
❑
NIVELES DE DESCRIPCCIÓN:
NIVEL ARQUITECTURAL
NIVEL DE TRANSFERENCIA ENTRE REGISTROS
NIVEL DE CONMUTACIÓN
NIVEL GEOMÉTRICO
M
ETODOLOGÍA DE
D
ISEÑO
M
ETODOLOGÍA
DE
DISEÑO
DE
I
NTEGRADOS
D
IGITALES
❑
ENTRADA: ESPECIFICACIONES DEL SISTEMA DIGITAL QUE SE VA A
DISEÑAR
❑
DISEÑO ARQUITECTURAL:
◗ REPRESENTACIÓN ESTRUCTURAL A NIVEL DE BOQUES FUNCIONALES
◗ DESCRIPCIÓN DEL COMPORTAMIENTO IDENTIFICANDO LA OPERACIÓN DE
CADA UNO DE LOS BLOQUES DE LA REPRESENTACIÓN ESTRUCTURAL
✷
BLOQUES FUNCIONALES:
❍ UNIDADES DE MEMORIA, INTERFASES DE ENTRADA-SALIDA, UNIDADES DE
PROCESADO, UNIDADES DE CONTROL.
✷
EJEMPLO DE DISEÑO EN EL NIVEL ARQUITECTURAL
❍ ESPECIFICACIÓN DEL SISTEMA DIGITAL: SISTEMA COMPUTADOR QUE PUEDA
9 October 2001 /mnt/cnm/bellido/FRAMEMAKER/SEMINARIOS/MET_DISENO_ALLIANCE/met_dis.doc
M
ETODOLOGÍA
DE
DISEÑO
DE
C
IRCUITOS
I
NTEGRADOS
D
IGITALES
M
ETODOLOGÍA DE
D
ISEÑO
: N
IVEL
A
RQUITECTURAL
CS1: REPRESENTACIÓN ESTRUCTURAL
CS1: REPRESENTACIÓN FUNCIONAL
RI UNIDAD DE CONTROL UNIDAD DE DATOS MEMORIA XSXS
MNEMÓNICO
INSTRUCCIÓN
STOP
0 0
-ADD($A)
0 1 A A A A A A
SUB($A)
1 0 A A A A A A
STA($A)
1 1 A A A A A A
9 October 2001 /mnt/cnm/bellido/FRAMEMAKER/SEMINARIOS/MET_DISENO_ALLIANCE/met_dis.docM
ETODOLOGÍA
DE
DISEÑO
DE
C
IRCUITOS
I
NTEGRADOS
D
IGITALES
❑
ENTRADA: DISEÑO ARQUITECTURAL
❑
DISEÑO DE TRANSFERENCIA ENTRE REGISTROS:
◗ REPRESENTACIÓN ESTRUCTURAL DE CADA UNO DE LOS SUBSISTEMAS A
NIVEL DE COMPONENTES RT.
◗ DESCRIPCIÓN DEL COMPORTAMIENTO IDENTIFICANDO LA TRANSFERENCIA DE DATOS ENTRE LOS REGISTROS QUE PERMITEN REALIZAR LAS OPERACIONES DEL SISTEMA
✷
COMPONENTES RT:
❍ DE ALMACENAMIENTO DE DATOS: REGISTROS, CONTADORES, PALABRAS DE
UNA MEMORIA, ETC
❍ DE PROCESAMIENTO DE DATOS: SUMADORES, ALU, MULTIPLEXORES, ETC
❍ DE CONEXIÓN DE COMPONENTES: BUSES DE DATOS, BUSES DE CONTROL
M
ETODOLOGÍA
D
E
D
ISEÑO
DE
CIRCUITOS
INTEGRADOS
DIGITALES
❑ CS1: REPRESENTACIÓN ESTRUCTURAL ❑ CS1: REPRESENTACIÓN FUNCIONALSTOP ADD($A) SUB($A) STA($A)
MAR PC MAR PC MAR PC MAR PC IR RAM PC PC + 1 IR RAM PC PC + 1 IR RAM PC PC + 1 IR RAM PC PC + 1
NOP MAR IR MAR IR MAR IR
T RAM T RAM RAM AC
AC AC + T AC AC - 1
METODOLOGÍA DEDISEÑO: TRANSFERENCIA ENTRE REGISTROS
M
ETODOLOGÍA
DE
DISEÑO
DE
I
NTEGRADOS
D
IGITALES
❑
ENTRADA: DISEÑO RT
❑
DISEÑO DE CONMUTACIÓN:
◗ CIRCUITO DIGITAL CONSTRUIDO CON PUERTAS LÓGICAS Y BIESTABLES.
◗ OPERACIÓN ANIVEL DE BITS EN VEZ DE DATOS. SE MANEJAN SEÑALES EN VEZ DE BUSES.
◗ DESCRIPCCIÓN DEL COMPORTAMIENTO A NIVEL DE TABLAS DE ESTADO
(ELEMENTOS SECUENCIALES) O TABLAS DE VERDAD (ELEMENTOS
COMBINACIONALES).
9 October 2001 /mnt/cnm/bellido/FRAMEMAKER/SEMINARIOS/MET_DISENO_ALLIANCE/met_dis.doc
M
ETODOLOGÍA
DE
DISEÑO
DE
C
IRCUITOS
I
NTEGRADOS
D
IGITALES
M
ETODOLOGÍA DE
D
ISEÑO
: N
IVEL DE
C
ONMUTACIÓN
❑
CS1: DISEÑO DEL REGISTR MAR
TPC TIR Qi 0 0 qi 0 1 IRi 1 0 PCi 1 1 CAN_0 N_1 SEL SAL 9 October 2001 /mnt/cnm/bellido/FRAMEMAKER/SEMINARIOS/MET_DISENO_ALLIANCE/met_dis.doc
M
ETODOLOGÍA
DE
DISEÑO
DE
C
IRCUITOS
I
NTEGRADOS
D
IGITALES
❑
ENTRADA: DISEÑO A NIVEL DE PUERTAS LÓGICAS
❑
DISEÑO GEOMÉTRICO:
◗ OBTENCIÓN DEL LAYOUT: PATRÓN GEOMÉTRICO DEL CONJUNTO DE CAPAS
QUE PERTENECEN A UN DETERMINADO PROCESO TECNOLÓGICO.
◗ EL LAYOUT FINAL DEPENDE FUERTEMENTE DE LA TÉCNICA DE
IMPLEMENTACIÓN UTILIZADA PARA FABRICAR EL CIRCUITO INTEGRADO.
◗ TAREAS BÁSICAS DE CONSTRUCCIÓN DEL LAYOUT:.
• CONSTRUCCIÓN DE LAS CELDAS DE LOS COMPONENTES LÓGICOS
• COLOCACIÓN DE LAS CELDAS (PLACEMENT) • CONEXIONADO DE CELDAS (ROUTING)
9 October 2001 /mnt/cnm/bellido/FRAMEMAKER/SEMINARIOS/MET_DISENO_ALLIANCE/met_dis.doc
M
ETODOLOGÍA
DE
DISEÑO
DE
C
IRCUITOS
I
NTEGRADOS
D
IGITALES
REPRESENTACIONES ESTRUCTURALES Y DESCRIPCIONES DE COMPORTAMIENTO
NIVEL ARQUITECTURAL
NIVEL DE TRANSFERENCIA ENTRE REGISTROS
NIVEL DE CONMUTACIÓN
NIVEL GEOMÉTRICO
M
ETODOLOGÍA DE
D
ISEÑO
: M
ÉTODO
TOP-DOWN
M
ETODOLOGÍA
DE
DISEÑO
DE
I
NTEGRADOS
D
IGITALES
DESCRIPCIONES FÍSICAS
NIVEL ARQUITECTURAL
NIVEL DE TRANSFERENCIA ENTRE REGISTROS
NIVEL DE CONMUTACIÓN
NIVEL GEOMÉTRICO
9 October 2001 /mnt/cnm/bellido/FRAMEMAKER/SEMINARIOS/MET_DISENO_ALLIANCE/met_dis.doc
M
ETODOLOGÍA
DE
DISEÑO
DE
C
IRCUITOS
I
NTEGRADOS
D
IGITALES
M
ETODOLOGÍA DE
D
ISEÑO
: M
ÉTODO
TOP-DOWN
NIVEL ARQUITECTURAL
NIVEL DE TRANSFERENCIA ENTRE REGISTROS
NIVEL DE CONMUTACIÓN
NIVEL GEOMÉTRICO
VERIFICACIÓN
VERIFICACIÓN
VERIFICACIÓN
VERIFICACIÓN
M
ETODOLOGÍA
D
E
DISEÑO
DE
CIRCUITOS
INTEGRADOS
DIGITALES
❑ NIVEL ARQUITECTURAL: ◗ ANÁLISIS FUNCIONAL DE LA ARQUITECTURA PARA COMPROBAR QUE SE AJUSTA A LAS ESPECIFICACIONES DEL SISTEMA.❑ NIVEL DE TRANSFERENCIA ENTRE REGISTROS:
◗ ANÁLISIS DEL COMPORTAMIENTO DEL DISEÑO CICLO DE RELOJ A CICLO DE RELOJ PERO SIN INCLUIR LOS RETRASOS DE PROPAGACIÓN DE LOS COMPONENTES DEL SISTEMA.
❑ NIVEL DE CONMUTACIÓN:
◗ ANÁLISIS DE DISEÑO INCLUYENDO YA LOS RETRASOS DE PROPAGACIÓN DE LOS DISPOSITIVOS QUE FORMAN PARTE DEL SISTEMA.
❑ NIVEL GEOMÉTRICO:
◗ CHEQUEO DE REGLAS DE DISEÑO Y ELÉCTRICAS.
◗ EXTRACCIÓN Y COMPARACIÓN CON EL NIVEL LÓGICO.
◗ PROCESO DE BACK-ANNOTATION
9 October 2001 /mnt/cnm/bellido/FRAMEMAKER/SEMINARIOS/MET_DISENO_ALLIANCE/met_dis.doc
M
ETODOLOGÍA
DE
DISEÑO
DE
C
IRCUITOS
I
NTEGRADOS
D
IGITALES
❑
SÍNTESIS AUTOMÁTICA: PERMITEN RECORRER DE FORMA
AUTOMÁTICA TODO EL PROCESO DE DISEÑO
◗ ENTRADA: ESPECIFICACIONES DEL SISTEMA.
◗ SALIDA: LAYOUT FINAL
❑
ENTORNOS INFORMÁTICOS DE AYUDA AL DISEÑO DE CID
◗ HERRAMIENTAS DE SÍNTESIS Y VERIFICACIÓN DE LOS DIFERENTES NIVELES.
◗ LENGUAJES DE DESCRIPIÓN DE HARDAWARE (HDL‘s)
◗ HERRAMIENTAS MÁS USUALES:
• SÍNTESIS LÓGICA
• SIMULADORES FUNCIONALES
• SIMULADORES LÓGICO-TEMPORALES
• SÍNTESIS DE LAYOUT
• EDITORES Y GENERADORES DE LAYOUT
• CHEQUEADORES DE REGLAS
• EXTRACTORES DE LAYOUT
• COMPARADORES LÓGICOS
M
ETODOLOGÍA DE
D
ISEÑO
: H
ERRAMIENTAS DE
CAD
M
ETODOLOGÍA
DE
DISEÑO
DE
I
NTEGRADOS
D
IGITALES
➥
INTRODUCCIÓN
➥
METODOLOGÍA DE DISEÑO
➥
TÉCNICAS DE IMPLEMENTACIÓN DE CID
●
FULL-CUSTOM
●
SEMI-CUSTOM
• CELDAS ESTÁNDARES
• MATRIZ DE PUERTAS
●
DISPOSITIVOS PROGRAMABLES: FPGA‘s
➥
COMPARACIÓN ENTRE LAS TÉCNICAS DE IMPLEMENTACIÓN
9 October 2001 /mnt/cnm/bellido/FRAMEMAKER/SEMINARIOS/MET_DISENO_ALLIANCE/met_dis.doc
M
ETODOLOGÍA
DE
DISEÑO
DE
C
IRCUITOS
I
NTEGRADOS
D
IGITALES
❑
DISEÑO COMPLETAMENTE A MEDIDA:
◗ CONSTRUCCIÓN DEL ESQUEMÁTICO A NIVEL DE TRANSISTORES.
◗ CONSTRUCCIÓN DEL LAYOUT.
T
ÉCNICAS DE
I
MPLEMENTACIÓN
: F
ULL
-C
USTOM
9 October 2001 /mnt/cnm/bellido/FRAMEMAKER/SEMINARIOS/MET_DISENO_ALLIANCE/met_dis.doc
M
ETODOLOGÍA
DE
DISEÑO
DE
C
IRCUITOS
I
NTEGRADOS
D
IGITALES
NIVEL DE CONMUTACIÓN
NIVEL DE TRANSISTORES
VERIFICACIÓN
VERIFICACIÓN
NIVEL GEOMÉTRICO
VERIFICACIÓN
9 October 2001 /mnt/cnm/bellido/FRAMEMAKER/SEMINARIOS/MET_DISENO_ALLIANCE/met_dis.doc
M
ETODOLOGÍA
DE
DISEÑO
DE
C
IRCUITOS
I
NTEGRADOS
D
IGITALES
❑
DISEÑO DEL MULTIPLEXOR 2:1
❑
VERIFICACIÓN DEL MULTIPLEXOR 2:1
T
ÉCNICAS DE
I
MPLEMENTACIÓN
: F
ULL
-C
USTOM
M
ETODOLOGÍA
DE
DISEÑO
DE
I
NTEGRADOS
D
IGITALES
9 October 2001 /mnt/cnm/bellido/FRAMEMAKER/SEMINARIOS/MET_DISENO_ALLIANCE/met_dis.doc
M
ETODOLOGÍA
DE
DISEÑO
DE
C
IRCUITOS
I
NTEGRADOS
D
IGITALES
❑
DISEÑO DEL MULTIPLEXOR 2:1
AREA DEL DISEÑO:
670
µ
M
2T
ÉCNICAS DE
I
MPLEMENTACIÓN
: F
ULL
-C
USTOM
9 October 2001 /mnt/cnm/bellido/FRAMEMAKER/SEMINARIOS/MET_DISENO_ALLIANCE/met_dis.doc
M
ETODOLOGÍA
DE
DISEÑO
DE
C
IRCUITOS
I
NTEGRADOS
D
IGITALES
❑
VENTAJAS:
◗ CIRCUITO INTEGRADO DE MUY ALTAS PRESTACIONES.
❑
INCONVENIENTES:
◗ NECESIDAD DE MUCHOS RECURSOS Y AUMENTO EXCESIVO DEL TIEMPO DE
DISEÑO.
9 October 2001 /mnt/cnm/bellido/FRAMEMAKER/SEMINARIOS/MET_DISENO_ALLIANCE/met_dis.doc
M
ETODOLOGÍA
DE
DISEÑO
DE
C
IRCUITOS
I
NTEGRADOS
D
IGITALES
➥
INTRODUCCIÓN
➥
METODOLOGÍA DE DISEÑO
➥
TÉCNICAS DE IMPLEMENTACIÓN DE CID
●
FULL-CUSTOM
●
SEMI-CUSTOM
• CELDAS ESTÁNDARES
• MATRIZ DE PUERTAS
●
DISPOSITIVOS PROGRAMABLES: FPGA‘s
➥
COMPARACIÓN ENTRE LAS TÉCNICAS DE IMPLEMENTACIÓN
T
ÉCNICAS DE
I
MPLEMENTACIÓN
M
ETODOLOGÍA
DE
DISEÑO
DE
I
NTEGRADOS
D
IGITALES
NIVEL ARQUITECTURAL
NIVEL DE TRANSFERENCIA ENTRE REGISTROS
NIVEL DE CONMUTACIÓN
VERIFICACIÓN
VERIFICACIÓN
VERIFICACIÓN
9 October 2001 /mnt/cnm/bellido/FRAMEMAKER/SEMINARIOS/MET_DISENO_ALLIANCE/met_dis.doc
M
ETODOLOGÍA
DE
DISEÑO
DE
C
IRCUITOS
I
NTEGRADOS
D
IGITALES
➥
TÉCNICAS DE IMPLEMENTACIÓN DE CID
●
FULL-CUSTOM
●
SEMI-CUSTOM
• CELDAS ESTÁNDARES
• MATRIZ DE PUERTAS
●
DISPOSITIVOS PROGRAMABLES: FPGA‘s
T
ÉCNICAS DE
I
MPLEMENTACIÓN
: S
EMI
-C
USTOM
9 October 2001 /mnt/cnm/bellido/FRAMEMAKER/SEMINARIOS/MET_DISENO_ALLIANCE/met_dis.doc
M
ETODOLOGÍA
DE
DISEÑO
DE
C
IRCUITOS
I
NTEGRADOS
D
IGITALES
❑
CARACTERÍSTICAS DEL DISEÑO CON CELDAS ESTÁNDARES:
◗ EL FABRICANTES PONE A DISPOSICIÓN DEL DISEÑADOR UNA LIBRERÍA CON LAS CELDAS DE LAYOUT DE LOS DISPOSITIVOS LÓGICOS
◗ EXISTEN HERRAMIENTAS DE GENERACIÓN AUTOMÁTICA DE LAYOUT.
❑
PROCESO DE GENERACIÓN DEL LAYOUT:
◗ SE GENERA A PARTIR DEL DISEÑO A NIVEL DE CONMUTACIÓN Y CON LAS
CELDAS DE LAYOUT DE LOS COMPONENTES DE ESE DISEÑO
◗ SE REALIZAN DOS TAREAS:
• COLOCACIÓN DE CELDAS
• CONEXIÓN ENTRE LAS CELDAS
◗ LAS TAREAS DE PLACEMENT Y ROUTING ESTÁN AUTOMATIZADAS:
9 October 2001 /mnt/cnm/bellido/FRAMEMAKER/SEMINARIOS/MET_DISENO_ALLIANCE/met_dis.doc
M
ETODOLOGÍA
DE
DISEÑO
DE
C
IRCUITOS
I
NTEGRADOS
D
IGITALES
❑
TIPOS DE CELDAS ESTÁNDARES:
◗ BLOQUES LÓGICOS BÁSICOS: PUERTAS Y BIESTABLES
◗ SUBSISTEMAS COMBINACIONALES: DECODIFICADORES, MULTIPLEXORES, etc
◗ SUBSISTEMAS SECUENCIALES: REGISTROS, CONTADORES
◗ MACROCELDAS: RAMs, FIFOs, ROMs, etc
VDD VSS A B Y ALTURA ESTÁNDAR A B Y
T
ÉCNICAS DE
I
MPLEMENTACIÓN
: C
ELDAS
E
STÁNDARES
M
ETODOLOGÍA
DE
DISEÑO
DE
I
NTEGRADOS
D
IGITALES
❑
CARACTERÍSTICAS BÁSICAS DEL LAYOUT:
◗ FILAS DE LA MISMA ANCHURA DE CELDAS ESTÁNDARES ADOSADAS
◗ ESPACIO ENTRE LAS FILAS DEDICADO A CANALES DE INTERCONEXIÓN ENTRE CELDAS
9 October 2001 /mnt/cnm/bellido/FRAMEMAKER/SEMINARIOS/MET_DISENO_ALLIANCE/met_dis.doc
M
ETODOLOGÍA
DE
DISEÑO
DE
C
IRCUITOS
I
NTEGRADOS
D
IGITALES
❑
EJEMPLO DE LAYOUT CON MACROCELDAS
T
ÉCNICAS DE
I
MPLEMENTACIÓN
: C
ELDAS
E
STÁNDARES
9 October 2001 /mnt/cnm/bellido/FRAMEMAKER/SEMINARIOS/MET_DISENO_ALLIANCE/met_dis.doc
M
ETODOLOGÍA
DE
DISEÑO
DE
C
IRCUITOS
I
NTEGRADOS
D
IGITALES
❑
EJEMPLO DE DISEÑO CON CELDAS ESTÁNDARES: MULTIPLEXOR 2:1
A B Y A B Y IN OUT MULTIPLEXOR ÁREA TOTAL 3500µM2
9 October 2001 /mnt/cnm/bellido/FRAMEMAKER/SEMINARIOS/MET_DISENO_ALLIANCE/met_dis.doc
M
ETODOLOGÍA
DE
DISEÑO
DE
C
IRCUITOS
I
NTEGRADOS
D
IGITALES
❑
VENTAJAS:
◗ ELIMINA LA NECESIDAD DEL DISEÑO A NIVEL DE TRANSISTORES
◗ REDUCE FUERTEMENTE EL TIEMPO TOTAL DE DISEÑO
❑
INCONVENIENTES:
◗ AUMENTA EL ÁREA TOTAL OCUPADA POR EL DISEÑO
◗ NO SE CONTROLAN ASPECTOS DEL COMPORTAMIENTO DINÁMICO DE LAS
CELDAS: SE PIERDE VELOCIDAD DE OPERACIÓN
T
ÉCNICAS DE
I
MPLEMENTACIÓN
: C
ELDAS
E
STÁNDARES
M
ETODOLOGÍA
DE
DISEÑO
DE
I
NTEGRADOS
D
IGITALES
➥
TÉCNICAS DE IMPLEMENTACIÓN DE CID
●
FULL-CUSTOM
●
SEMI-CUSTOM
• CELDAS ESTÁNDARES
• MATRIZ DE PUERTAS
●
DISPOSITIVOS PROGRAMABLES: FPGA‘s
9 October 2001 /mnt/cnm/bellido/FRAMEMAKER/SEMINARIOS/MET_DISENO_ALLIANCE/met_dis.doc
M
ETODOLOGÍA
DE
DISEÑO
DE
C
IRCUITOS
I
NTEGRADOS
D
IGITALES
❑
CARACTERÍSTICAS BÁSICAS DEL DISEÑO CON MATRIZ DE PUERTAS
◗ LAS OBLEAS ESTÁN PREFABRICADAS
◗ INTERCONEXIÓN ENTRE TRANSISTORES: CAPAS DE METALIZACIÓN
◗ SE DISPONE DE LIBRERÍAS DE DISPOSITIVOS LÓGICOS
❑
CARACTERÍSTICAS BÁSICAS DEL LAYOUT DE MATRIZ DE PUERTAS
◗ PROCESO CMOS: OBLEA SIN METALIZAR: FILAS DE TRANSISTORES PMOS Y NMOS
◗ OBLEA METALIZADA: CON VARIOS NIVELES DE INTERCONEXIÓN
Vdd
Vss IN_1
IN_2
OUT
T
ÉCNICAS DE
I
MPLEMENTACIÓN
: M
ATRIZ DE
P
UERTAS
9 October 2001 /mnt/cnm/bellido/FRAMEMAKER/SEMINARIOS/MET_DISENO_ALLIANCE/met_dis.doc
M
ETODOLOGÍA
DE
DISEÑO
DE
C
IRCUITOS
I
NTEGRADOS
D
IGITALES
❑
EJEMPLO DE LAYOUT CON MATRIZ DE PUERTAS
9 October 2001 /mnt/cnm/bellido/FRAMEMAKER/SEMINARIOS/MET_DISENO_ALLIANCE/met_dis.doc
M
ETODOLOGÍA
DE
DISEÑO
DE
C
IRCUITOS
I
NTEGRADOS
D
IGITALES
❑
DETALLE DEL LAYOUT: NIVELS DE INTERCONEXIÓN
nivel de
interconexión
Vdd
nivel de
interconexión
GND
nivel de
interconexión
transistores PMOS
transistores NMOS
T
ÉCNICAS DE
I
MPLEMENTACIÓN
: M
ATRIZ DE
P
UERTAS
M
ETODOLOGÍA
DE
DISEÑO
DE
I
NTEGRADOS
D
IGITALES
❑
EJEMPLO DE DISEÑO CON MATRIZ DE PUERTAS: MULTIPLEXOR 2:1
AREA DEL DISEÑO:
4100
µ
M
29 October 2001 /mnt/cnm/bellido/FRAMEMAKER/SEMINARIOS/MET_DISENO_ALLIANCE/met_dis.doc
M
ETODOLOGÍA
DE
DISEÑO
DE
C
IRCUITOS
I
NTEGRADOS
D
IGITALES
❑
VENTAJAS:
◗ LAS OBLEAS ESTÁN PREFABRICADAS
◗ SE REDUCE EL TIEMPO DE FABRICACIÓ
◗ LAS OBLEAS PREFABRICADAS SIRVEN PARA DIFERENTES DISEÑOS: SE
REDUCEN LOS COSTES
❑
INCONVENIENTES:
◗ SE PIERDEN PRESTACIONES: ÁREA, VELOCIDAD...
T
ÉCNICAS DE
I
MPLEMENTACIÓN
: M
ATRIZ DE
P
UERTAS
9 October 2001 /mnt/cnm/bellido/FRAMEMAKER/SEMINARIOS/MET_DISENO_ALLIANCE/met_dis.doc
M
ETODOLOGÍA
DE
DISEÑO
DE
C
IRCUITOS
I
NTEGRADOS
D
IGITALES
➥
TÉCNICAS DE IMPLEMENTACIÓN DE CID
●
FULL-CUSTOM
●
SEMI-CUSTOM
• CELDAS ESTÁNDARES • MATRIZ DE PUERTAS
●
DISPOSITIVOS PROGRAMABLES: FPGA‘s
9 October 2001 /mnt/cnm/bellido/FRAMEMAKER/SEMINARIOS/MET_DISENO_ALLIANCE/met_dis.doc
M
ETODOLOGÍA
DE
DISEÑO
DE
C
IRCUITOS
I
NTEGRADOS
D
IGITALES
❑
CARACTERÍSTICAS BÁSICAS DEL DISEÑO CON DISPOSITIVOS LÓGICOS
PROGRAMABLES:
◗ CIRCUITO INTEGRADO FABRICADO PREPARADO PARA SER PROGRAMADO
◗ SE CAMBIA EL LAYOUT FINAL POR UN FICHERO DE CONFIGURACIÓN DEL
DISPOSITIVO
❑
ELECCIÓN DE LA FPGA COMO DISPOSITIVO PROGRAMABLE
◗ MAYOR DENSIDAD DE INTEGRACIÓN QUE OTROS DISPOSITIVOS
PROGRAMABLES
T
ÉCNICAS DE
I
MPLEMENTACIÓN
:D
ISPOSITIVOS PROGRAMABLES
.
FPGAS
M
ETODOLOGÍA
DE
DISEÑO
DE
I
NTEGRADOS
D
IGITALES
❑
METODOLOGÍA DE DISEÑO CON FPGAS
NIVEL ARQUITECTURAL
NIVEL DE TRANSFERENCIA ENTRE REGISTROS
NIVEL DE CONMUTACIÓN
VERIFICACIÓN
VERIFICACIÓN
VERIFICACIÓN
9 October 2001 /mnt/cnm/bellido/FRAMEMAKER/SEMINARIOS/MET_DISENO_ALLIANCE/met_dis.doc
M
ETODOLOGÍA
DE
DISEÑO
DE
C
IRCUITOS
I
NTEGRADOS
D
IGITALES
❑
CARACTERÍSTICAS DE LA PROGRAMACIÓN DEL FPGA
◗ EL PROGRAMA ES UN FICHERO QUE ALMACENA UN CADENA DE BITS
◗ ESTA CADENA DE BITS SE ALMACENA EN UNA RAM INTERNA DE LA FPGA LA CUAL CONFIGURA LA MATRIZ DE CONEXIONES DE LOS DISPOSITIVOS LÓGICOS
❑
CARACTERÍSTICAS DE OPERACIÓN
◗ LA FUNCIONALIDAD DE LA FPGA QUEDA DETERMINADA POR EL DISEÑO
REALIZADO E IMPLEMENTADO MEDIANTE EL ADECUADO FICHERO DE CONFIGURACIÓN
◗ EN GENERAL, LA PROGRAMACIÓN SE MANTIENE MIENTRAS DURE LA
ALIMENTACIÓN PUDIENDO REPROGRAMARSE TANTAS VECES COMO SE QUIERA.
◗ LA VERIFICACIÓN DEL DISEÑO SE PUEDE REALIZAR SOBRE EL PROPIO CHIP SIN COSTE DE TIEMPO DE ESPERA PARA LA FABRICACIÓN
T
ÉCNICAS DE
I
MPLEMENTACIÓN
:D
ISPOSITIVOS PROGRAMABLES
.
FPGAS
9 October 2001 /mnt/cnm/bellido/FRAMEMAKER/SEMINARIOS/MET_DISENO_ALLIANCE/met_dis.doc
M
ETODOLOGÍA
DE
DISEÑO
DE
C
IRCUITOS
I
NTEGRADOS
D
IGITALES
❑
ESTRUCTURA INTERNA A NIVEL LÓGICO DE LAS FPGA
ESQUEMA LÓGICO DE UN CLB
(FAMILIA XC300 DE XILINX)
ESQUEMA LÓGICO DE UN IOB
IOBs
CLBs
9 October 2001 /mnt/cnm/bellido/FRAMEMAKER/SEMINARIOS/MET_DISENO_ALLIANCE/met_dis.doc
M
ETODOLOGÍA
DE
DISEÑO
DE
C
IRCUITOS
I
NTEGRADOS
D
IGITALES
❑
ESTRUCTURA INTERNA : MATRICES DE INTERCONEXIÓN
Matrices de
conmutación
y
canales de
conexionado
T
ÉCNICAS DE
I
MPLEMENTACIÓN
:D
ISPOSITIVOS PROGRAMABLES
.
FPGAS
M
ETODOLOGÍA
DE
DISEÑO
DE
I
NTEGRADOS
D
IGITALES
❑
PROCESO DE GENERACIÓN DEL FICHERO DE CONFIGURACIÓN:
◗ 1.- DISTRIBUCIÓN DEL DISEÑO EN LAS CLBs
◗ 2.- PROGRAMACIÓN DE LA MATRIZ DE CONMUTACIÓN: ESTABLECER CANALES DE CONEXIÓN
❑
TAREAS AUTOMATIZADAS ATRAVÉS DEL SOFTWARE QUE
PROPORCIONA EL FABRICANTE DE LAS FPGA
❑
EJEMPLO DE FAMILIAS DE FPGAS: XILINX
FAMILIA PUERTAS
EQUIVALENTES CLBs IOBs
XC2000 1200 A 1800 64 A 100 58 A 74
XC3000 2000 A 9000 64 A 320 64 A 144
9 October 2001 /mnt/cnm/bellido/FRAMEMAKER/SEMINARIOS/MET_DISENO_ALLIANCE/met_dis.doc
M
ETODOLOGÍA
DE
DISEÑO
DE
C
IRCUITOS
I
NTEGRADOS
D
IGITALES
❑
VENTAJAS:
◗ SE ELIMINA EL TIEMPO DE FABRICACIÓN
❑
INCONVENIENTES:
◗ LAS CARACTERÍSTICAS FUNCIONALES DEPENDEN DEL CHIP DE FPGA DE QUE SE DISPONGA
T
ÉCNICAS DE
I
MPLEMENTACIÓN
:D
ISPOSITIVOS PROGRAMABLES
.
FPGAS
9 October 2001 /mnt/cnm/bellido/FRAMEMAKER/SEMINARIOS/MET_DISENO_ALLIANCE/met_dis.doc
M
ETODOLOGÍA
DE
DISEÑO
DE
C
IRCUITOS
I
NTEGRADOS
D
IGITALES
■
INTRODUCCIÓN
■
METODOLOGÍA DE DISEÑO
■
TÉCNICAS DE IMPLEMENTACIÓN DE CID
■
COMPARACIÓN ENTRE LAS TÉCNICAS DE IMPLEMENTACIÓN
●
FACTORES DE TIPO TÉCNICO
●
FACTORES DE TIPO ECONÓMICO
9 October 2001 /mnt/cnm/bellido/FRAMEMAKER/SEMINARIOS/MET_DISENO_ALLIANCE/met_dis.doc
M
ETODOLOGÍA
DE
DISEÑO
DE
C
IRCUITOS
I
NTEGRADOS
D
IGITALES
❑
FACTORES DE TIPO TÉCNICO:
ARQUITECTURA ARQUITECTURA ARQUITECTURA ARQUITECTURA
RT RT RT RT
CONMUTACIÓN CONMUTACIÓN CONMUTACIÓN CONMUTACIÓN ELÉCTRICO LAYOUT CONSTRUCCIÓN DE TRANSISTORES CONSTRUCCIÓN DE TRANSISTORES CAPAS DE METALIZACIÓN CAPAS DE METALIZACIÓN CAPAS DE METALIZACIÓN
PROCESO
DE DISEÑO
PROCESO DE
FABRICACIÓN
F-C
C E
M P
FPGA
FACILIDADES DE DISEÑO Y FABRICACIÓN
PRESTACIONES
C
OMPARACIÓN ENTRE LAS
T
ÉCNICAS DE
I
MPLEMENTACIÓN
M
ETODOLOGÍA
DE
DISEÑO
DE
I
NTEGRADOS
D
IGITALES
❑
FACTORES DE TIPO ECONÓMICO
COSTE TOTAL
◗ COSTE DE DESARROLLO (C.D.):
GASTOS DE DISEÑO
COSTE DEL PRIMER PROTOTIPO
◗ COSTE UNITARIO (C.U.):
COSTE POR UNIDAD GENERADO DURANTE EL PROCESO DE FABRICACIÓN Y TESTADO
9 October 2001 /mnt/cnm/bellido/FRAMEMAKER/SEMINARIOS/MET_DISENO_ALLIANCE/met_dis.doc
M
ETODOLOGÍA
DE
DISEÑO
DE
C
IRCUITOS
I
NTEGRADOS
D
IGITALES
❑
FACTORES DE TIPO ECONÓMICO
ARQUITECTURA ARQUITECTURA ARQUITECTURA ARQUITECTURA
RT RT RT RT
CONMUTACIÓN CONMUTACIÓN CONMUTACIÓN CONMUTACIÓN ELÉCTRICO LAYOUT CONSTRUCCIÓN DE TRANSISTORES CONSTRUCCIÓN DE TRANSISTORES CAPAS DE METALIZACIÓN CAPAS DE METALIZACIÓN CAPAS DE METALIZACIÓN
F-C
C E
M P
FPGA
COSTE UNITARIO
COSTE DE DESARROLLO
PROCESO
DE DISEÑO
PROCESO DE
FABRICACIÓN
C
OMPARACIÓN ENTRE LAS
T
ÉCNICAS DE
I
MPLEMENTACIÓN
9 October 2001 /mnt/cnm/bellido/FRAMEMAKER/SEMINARIOS/MET_DISENO_ALLIANCE/met_dis.doc