NOTA: Dichos comentarios y explicaciones se encontrarán en cuadros como este a lo largo de la presentación.

(1)

NOTA:

Estas diapositivas complementan a las ya publicadas

con el contenido de la asignatura, e incluyen los

comentarios y explicaciones que se harían durante una

clase magistral presencial.

Dichos comentarios y explicaciones se encontrarán en

cuadros como este a lo largo de la presentación.

(2)

Registros

Electrónica Digital

Grado en Ing. Electrónica, Robótica y Mecatrónica

Universidad de Sevilla

(3)

Registros

Electrónica Digital

Grado en Ing. Electrónica, Robótica y Mecatrónica

Universidad de Sevilla

Ya conocemos los biestables, que son capaces de

almacenar un estado y “recordarlo” hasta el

siguiente instante de tiempo (definido como el

siguiente flanco de reloj). Cada biestable puede

almacenar un bit de información.

En este tema vamos a ver dos formas de tener

conjuntos de biestables con una funcionalidad

común, y que conjuntamente almacenarán y

procesarán n bits de información.

Estas formas son los registros y los contadores. En

esta parte del tema veremos los registros.

(4)

Repaso. Tipos de Biestable

4 Electrónica Digital

asíncrono por nivel por flanco

1) Por activación.

2) Por funcionalidad.

Q

R

S

R

Q

Q Q GRB CLR S R Q Q GRB CLR S R

A

B

“0”

A

B

B’

S

Q

2tpd

Ideal

Real

Q

Pr

Clr

S R CLK

Fig 1. Biestables con puertas NOR Fig 2. Biestables con puertas NAND

Fig 3. Símbolo biestable RS asíncrono _{Fig 4. Retrasos en las señales de entrada}

Fig 5. Cronogramas

Fig 6. Biestable RS activo por nivel

E

Pr

Cl

Q Q GRB CLR S R Q Q GRB CLR S R Q Q GRB CLR S R Q Q GRB CLR S R Q Q GRB CLR S R Clk

… ...

Q

Pr

Clr

S’ R’ CLK Pr

Clr

S R CLK Q Q GRB CLR S R Clk Q Q GRB CLR S R Q Q GRB CLR S R Clk

Q

Pr

Clr

S R CLK Vcc S R

Fig 7. Registro de desplazamiento con problemas de propagación

Fig 8. Biestable maestro-esclavo

Fig 9. Biestable maestro-esclavo (esquemático)

Fig 9a. Bistable MS (símbolo)

Fig 10. Biestable activo por flanco (acoplo capacitivo) E E E E E E E Pr Cl CLK

Q

R

S

R

Q

A

B

“0”

A

B

B’

S

Q

2tpd

Ideal

Real

Q

Pr

Clr

S R CLK

Fig 3. Símbolo biestable RS asíncrono Fig 4. Retrasos en las señales de entrada

Fig 5. Cronogramas

… ...

Q

Pr

Clr

S’ R’ CLK Pr

Clr

Q

Pr

Clr

S R CLK Vcc S R

Fig 10. Biestable activo por flanco (acoplo capacitivo) E E E E E E E Pr CLK Q Q GRB CLR S R Q Q GRB CLR S R Q Q GRB CLR S R Q Q GRB CLR S R Q Q GRB CLR S R Clk

… ...

Q

Pr

Clr

S’ R’ CLK Pr

Clr

Q

Pr

Clr

S R CLK Vcc S R

Fig 10. Biestable activo por flanco (acoplo capacitivo) E E E E E E E Pr CLK

J

K

… ...

Q

Pr

Clr

S’ R’ CLK Pr

Clr

Q

Pr

Clr

S R CLK Vcc S R

D

… ...

Q

Pr

Clr

S’ R’ CLK Pr

Clr

Q

Pr

Clr

S R CLK Vcc S R

T

R S Q_n+1 0 0 _Q_n 0 1 1 1 0 0 1 1 No usar J K _Q_n+1 0 0 _Q_n 0 1 0 1 0 1 1 1 _Q_n D Q_n+1 0 0 1 1 T Q_n+1 0 Q_n 1 _Q_n

(5)

Repaso. Tipos de Biestable

asíncrono por nivel por flanco

1) Por activación.

2) Por funcionalidad.

Q

R

S

R

Q

A

B

“0”

A

B

B’

S

Q

2tpd

Ideal

Real

Q

Pr

Clr

S R CLK

Fig 3. Símbolo biestable RS asíncrono _{Fig 4. Retrasos en las señales de entrada}

Fig 5. Cronogramas

E

Pr

Cl

… ...

Q

Pr

Clr

S’ R’ CLK Pr

Clr

Q

Pr

Clr

S R CLK Vcc S R

Fig 10. Biestable activo por flanco (acoplo capacitivo) E E E E E E E Pr Cl CLK

Q

R

S

R

Q

A

B

“0”

A

B

B’

S

Q

2tpd

Ideal

Real

Q

Pr

Clr

S R CLK

Fig 3. Símbolo biestable RS asíncrono Fig 4. Retrasos en las señales de entrada

Fig 5. Cronogramas

… ...

Q

Pr

Clr

S’ R’ CLK Pr

Clr

Q

Pr

Clr

S R CLK Vcc S R

Fig 10. Biestable activo por flanco (acoplo capacitivo) E E E E E E E Pr CLK Q Q GRB CLR S R Q Q GRB CLR S R Q Q GRB CLR S R Q Q GRB CLR S R Q Q GRB CLR S R Clk

… ...

Q

Pr

Clr

S’ R’ CLK Pr

Clr

Q

Pr

Clr

S R CLK Vcc S R

J

K

… ...

Q

Pr

Clr

S’ R’ CLK Pr

Clr

Q

Pr

Clr

S R CLK Vcc S R

D

… ...

Q

Pr

Clr

S’ R’ CLK Pr

Clr

Q

Pr

Clr

S R CLK Vcc S R

T

R S Q_n+1 0 0 _Q_n 0 1 1 1 0 0 1 1 No usar J K _Q_n+1 0 0 _Q_n 0 1 0 1 0 1 1 1 _Q_n D Q_n+1 0 0 1 1 T Q_n+1 0 Q_n 1 _Q_n

Esto es un recordatorio de los tipos

de biestables que ya conocemos.

En este tema usaremos biestables

activos por flanco (que son los que

usaremos casi siempre en otros

temas) y de tipo D. En la segunda

parte del tema usaremos otros tipos

de biestables, pero también activos

por flanco.

(6)

• Un registro

almacena n bits

de información

• Hay registros de muchos tipos. Algunos son de

desplazamiento.

(7)

• Un registro

almacena n bits

de información

• Hay registros de muchos tipos. Algunos son de

desplazamiento.

Registros de Desplazamiento

Un registro es simplemente un

conjunto de n biestables. En general

debe haber una forma de asignar

valores a sus n estados, y una

forma de “sacar” esos valores y

conectarlos a otros circuitos.

La asignación puede hacerse a

todos a la vez (en paralelo) o de uno

en uno (en serie). Lo mismo con las

salidas.

Si se hace en serie lo normal es que

haya una única entrada y una única

salida y los bits se vayan

desplazando de un biestable a otro.

La entrada se asigna al primero y la

salida se lee desde el último.

(8)

• Un registro

almacena n bits

de información

• Hay registros de muchos tipos. Algunos son de

desplazamiento.

Registros de Desplazamiento

No todos los registros son de

desplazamiento. Es un error común

pensar que registro=registro de

desplazamiento.

Este por ejemplo no es de

desplazamiento. Es de entrada y

salida paralelas y también se usa

mucho.

(9)

• Registros de desplazamiento con

entrada serie y

salida serie con desplazamiento a la derecha

Registros de Desplazamiento

D Qn+1 0 0 1 1

(10)

• Registros de desplazamiento con

entrada serie y

salida serie con desplazamiento a la derecha

Registros de Desplazamiento

D Qn+1 0 0 1 1

Registro construido con biestables D

Ahora sí hablamos de registros de

desplazamiento en particular.

En cada flanco de reloj el biestable

0 (más a la izquierda) cogerá el

estado de la Entrada de datos (que

puede cambiar con el tiempo).

Igualmente, en cada flanco, el

segundo biestable cogerá el

valor que tenía el primero,

que era el mismo que tenía la

entrada un ciclo de reloj

antes.

Y el tercero cogerá el valor

del segundo, que es el que

tenía la entrada dos ciclos

antes.

(11)

• Registros de desplazamiento con

entrada serie y

salida serie con desplazamiento a la derecha

Registros de Desplazamiento

D Qn+1 0 0 1 1

Registro construido con biestables D

Así, los valores que haya en la entrada en el tiempo van apareciendo en

el estado de cada biestable, cada uno con un ciclo de retraso más. Y

decimos que los bits “se desplazan” hacia la derecha en el registro.

Nota: “Derecha” no es más que una convención a la hora de dibujar el circuito, no implica nada en la realización física.

(12)

Registro construido con biestables RS

/RESET 12 Electrónica Digital

Registros de Desplazamiento

R S Qn+1 0 0 Qn 0 1 1 1 0 0 1 1 No usar

• Registros de desplazamiento con

entrada serie y

salida serie con desplazamiento a la derecha

(13)

Registro construido con biestables RS

/RESET 13 Electrónica Digital

Registros de Desplazamiento

R S Qn+1 0 0 Qn 0 1 1 1 0 0 1 1 No usar

• Registros de desplazamiento con

entrada serie y

salida serie con desplazamiento a la derecha

Esto es lo mismo pero construido

con biestables RS. La salida Q de

un biestable se conecta a la S del

siguiente y la salida /Q a la R.

Cuando el estado es 1, Q=1 y /Q=0,

con lo que el siguiente recibe S=1 y

R=0 y se pone a 1. Al contrario

cuando el estado es 0.

La señal /CLR de los biestables ya

sabemos que es asíncrona y sólo

debe usarse en la inicialización del

circuito, nunca en el funcionamiento

normal.

(14)

• Registros de desplazamiento con

entrada serie y

salida serie con desplazamiento a la derecha

(15)

• Registros de desplazamiento con

entrada serie y

salida serie con desplazamiento a la derecha

Registros de Desplazamiento

Este es el cronograma de un registro de desplazamiento. Se puede ver cómo la forma de onda

que haya en la entrada (que es externa y puede ser cualquiera) se va repitiendo en cada bit. La

salida sería el último bit Q4, donde aparece la entrada retrasada cuatro ciclos de reloj.

Puesto que la salida es solo serie, los bits Q0, Q1, Q2 y Q3 no están accesibles externamente,

sólo lo está Q4.

(16)

Registros de Desplazamiento

• Registros de desplazamiento con

entrada serie y

salida paralelo con desplazamiento a la derecha

(17)

Registros de Desplazamiento

• Registros de desplazamiento con

entrada serie y

salida paralelo con desplazamiento a la derecha

Este es igual que el anterior pero

todas los estados de los biestables,

incluidos los intermedios, están

disponibles. Por eso decimos que

tiene salida en paralelo.

El inconveniente es que al tener

más terminales externos es más

caro.

(18)

Circuito integrado en el chip 74HC164

(19)

Circuito integrado en el chip 74HC164

Registros de Desplazamiento

Ejemplo de registro de desplazamiento en un circuito integrado comercial. Es de 8 bits.

CP es la señal de reloj

(Clock Pulse). Lo que indica el esquema es que cada biestable es activo por flanco de bajada (el circulito) pero es como si hubiera un inversor en CP luego el efecto es que el circuito es activo en flancos de subida.

MR significa Master Reset y es una señal de CLR global. Es asíncrona y solo debe usarse en la inicialización.

En la tabla, cuando /MR=0 todas las salidas se ponen a nivel bajo (L).

Cuando /MR=1, Q0 coge el valor de A·B y los demás cogen el valor del bit anterior. La puerta AND está puesta por si conviene pero se puede ignorar poniendo, p.e. B a 1 y usando solo A como entrada.

(20)

Registros de Desplazamiento

• Registros de desplazamiento con

entrada serie y

salida paralelo con desplazamiento a la izquierda

(21)

Registros de Desplazamiento

• Registros de desplazamiento con

entrada serie y

salida paralelo con desplazamiento a la izquierda

Este ejemplo es igual que

_{el anterior, solo que los}

biestables están colocados

en otro orden. Pero es lo

mismo. Decimos “a la

izquierda” por el dibujo

pero en la realidad no se

puede distinguir de “a la

derecha”.

Solo tiene sentido

distinguir “a la izquierda” y

“a la derecha” en los

registros de

desplazamiento que

veremos en la siguiente

diapositiva.

(22)

Registros de Desplazamiento

D

_i

= Modo Q

_i-1

+ Modo Q

_i+1

• Registros de desplazamiento con

entrada serie y

salida serie con desplazamiento bidireccional

(23)

Registros de Desplazamiento

D

_i

= Modo Q

_i-1

+ Modo Q

_i+1

• Registros de desplazamiento con

entrada serie y

salida serie con desplazamiento bidireccional

Aquí los bits se desplazan

en un sentido u otro

dependiendo del valor de

la señal Modo.

A cada biestable le llegan

a su entrada los valores

del bit a su izquierda y del

bit a su derecha, y

mediante un multiplexor

2:1 controlado por Modo se

elige cuál es que entra

realmente en su señal D.

(24)

Registros de Desplazamiento

• Registros de desplazamiento con

entrada serie y

salida serie con desplazamiento bidireccional

(25)

Registros de Desplazamiento

• Registros de desplazamiento con

entrada serie y

salida serie con desplazamiento bidireccional

Otro esquema de lo

mismo. Al llamar a la señal

RIGHT/LEFT se sabe que

cuando vale 1 desplaza a

la derecha y cuando vale 0

a la izquierda.

(26)

Registros de Desplazamiento

Circuito integrado en el chip 74HC194

(27)

Registros de Desplazamiento

Circuito integrado en el chip 74HC194

Este circuito tiene

multiplexores 4:1 en la

entrada de cada bit.

Dependiendo de S1 y S0

cada bit tiene como

entrada:

- Su mismo bit (para

mantener el valor) si 00

- Su bit de la izquierda si

01 - Su bit de la derecha si 10

- Una entrada externa

(carga en paralelo) si 11

(28)

Registros de Desplazamiento

Electrónica Digital 28

(29)

Registros de Desplazamiento

• Circuito integrado en el chip 74HC194

Cuando CL=0 todos los bits se ponen a 0.

En los flancos de bajada del reloj los bits no cambian.

(30)

Registros de Desplazamiento

• Circuito integrado en el chip 74HC194

En los flancos de subida, depende de los valores de S1 y S0.

(31)

Registros de Desplazamiento

• Circuito integrado en el chip 74HC194

Si S1=S0=1, se capturan los valores que haya en las

entradas paralelas A, B, C, D.

Si S1=0, S0=1, QA coge el valor de la entrada serie derecha, los demás cogen el valor del bit a su derecha (B el de A, C el de B, D el de C).

Razonar qué pasa cuando S1=1, S0=0 y cuando S1=S0=0.

(32)

Registros de Desplazamiento

• Registros de desplazamiento con

entrada paralelo y

salida serie con desplazamiento a la derecha

(33)

Registros de Desplazamiento

• Registros de desplazamiento con

entrada paralelo y

salida serie con desplazamiento a la derecha

La señal SHIFT/LOAD permite elegir si en el flanco activo de reloj cada bit es desplazado (S/L=1) o captura el valor de la entrada paralelo Di (si S/L=0). Igual que antes, el nombre de la señal indica qué hace

cuando vale 0 y qué hace cuando vale 1.

(34)

Registros de Desplazamiento

(35)

Registros de Desplazamiento

Circuito integrado en el chip 74HC165

Este es un CI comercial con desplazamiento en serie y carga en paralelo.

La señal SH/LD elige entre desplazamiento y carga.

La señal CLK INH permite inhabilitar el reloj cuando se pone a 1.

(36)

Aplicaciones

–

Aritméticas

. . . a

0

a

n-1

0 Multiplicación x2 sin signo

. . . a

0

a

n-1

División ÷2 con signo

(37)

Aplicaciones

–

Aritméticas

. . . a

0

a

n-1

0 Multiplicación x2 sin signo

. . . a

0

a

n-1

División ÷2 con signo

Registros de Desplazamiento

Vamos a ver ahora algunas aplicaciones de los registros de desplazamiento, sin que

sean las únicas posibles. Desplazar un bit a la izquierda es multiplicar por 2.

Esto ya sabíamos hacerlo sin registros simplemente

conectando los bits

desplazados (ver ejercicios del tema 5).

La ventaja de los registros es que el número de

multiplicaciones puede ser variable, y el inconveniente es que para cada multiplicación se tarda un ciclo de reloj.

Dividir por 2 es desplazar a la derecha. Si rellenamos por la izquierda con 0s se pierde el signo (un número negativo siempre empieza por 1). Para mantener el signo rellenamos por la izquierda con el dígito más significativo, sea 0 o 1.

(38)

. . . a

0

a

n-1

Conversión Serie-Paralelo

CLK 38 Electrónica Digital

Registros de Desplazamiento

Aplicaciones

–

Conversiones

(39)

. . . a

0

a

n-1

Conversión Serie-Paralelo

Registros de Desplazamiento

Aplicaciones

–

Conversiones

Supongamos una línea por la que llegan bits en serie (uno detrás de otro en el tiempo). Para poder tratarlos en conjunto usamos un

convertidor serie-paralelo. Es un registro de desplazamiento con salida paralela. Cuando se han llegado n bits, el primero que llegó está más a la

derecha, el segundo a su izquierda, etc. En ese

momento se pueden leer todos en paralelo.

Para recibir n bits se tardan n ciclos de reloj.

(40)

. . . a

0

a

n-1

Conversión Serie-Paralelo

Registros de Desplazamiento

Aplicaciones

–

Conversiones

Este esquema no es muy importante en este punto. Representa un convertidor que cuenta exactamente 8 bits en la recepción, y entonces los captura en el registro de salida.

Utiliza un contador. Los contadores se ven en la segunda parte del tema.

(41)

. . . a

0

a

n-1

Conversión Paralelo- Serie

Registros de Desplazamiento

Aplicaciones

–

Conversiones

(42)

. . . a

0

a

n-1

Conversión Paralelo- Serie

Registros de Desplazamiento

Aplicaciones

–

Conversiones

La conversión paralelo-serie usa un registro con entrada paralela y salida serie.

Se usan mucho en sistemas de transmisión serie, donde un computador dispone de un dato de n bits y debe transmitirlo por una línea que admite 1 bit en cada instante. Para transmitir n bits se tarda n ciclos de reloj.

(43)

Generador de Secuencia

Generador Num. Aleatorios

. . . a

0

a

n-1 CLK

. . . a

0

a

8 CLK

a

4

1010010

1010100

0100101

0101001

0101010

0010101

1001010

000100101

100010010

110001001

111000100

011100010

=37

=274

=393

=452

=226

2

9

_estados:

• el estado 0

• 2

9

_{-1 núm. pseudo aleat.}

…

Registros de Desplazamiento

Aplicaciones

(44)

Generador de Secuencia

Generador Num. Aleatorios

. . . a

0

a

n-1 CLK

. . . a

0

a

8 CLK

a

4

1010010

1010100

0100101

0101001

0101010

0010101

1001010

000100101

100010010

110001001

111000100

011100010

=37

=274

=393

=452

=226

2

9

_estados:

• el estado 0

• 2

9

_{-1 núm. pseudo aleat.}

…

Registros de Desplazamiento

Aplicaciones

Si se precarga un RD con un conjunto de 1s y 0s y luego se desplaza de forma que la salida serie se realimenta en la entrada serie, se obtiene una secuencia de valores que se repite infinitamente cada n ciclos.

(45)

Generador de Secuencia

Generador Num. Aleatorios

. . . a

0

a

n-1 CLK

. . . a

0

a

8 CLK

a

4

1010010

1010100

0100101

0101001

0101010

0010101

1001010

000100101

100010010

110001001

111000100

011100010

=37

=274

=393

=452

=226

2

9

_estados:

• el estado 0

• 2

9

_{-1 núm. pseudo aleat.}

…

Registros de Desplazamiento

Aplicaciones

Combinando algunos de los bits y poniéndolos en la entrada serie se

consigue que la secuencia sea mucho más larga. De esta forma las combinaciones de salida están uniformemente distribuidas en todo el rango de 2n valores posibles, como lo estarían los números elegidos

aleatoriamente.

Sin embargo, no son realmente aleatorios porque a partir de uno dado se puede predecir el siguiente.

(46)

Registros de Desplazamiento

Aplicaciones

(47)

Registros de Desplazamiento

Aplicaciones

–

Retardo de tiempo

Cualquier señal que se ponga en la entrada serie aparecerá en cualquiera de los bits del RD retrasada un número de ciclos de reloj. Esto es útil, por ejemplo, cuando se quiere comparar una señal con otra