TESIS DE MAESTRÍA EN CIENCIAS

(1)

Centro Nacional de Investigación y Desarrollo Tecnológico

Departamento de Ingeniería Electrónica

TESIS DE MAESTRÍA EN CIENCIAS

Estudio de Técnicas de Modulación para el Inversor Multinivel en

Cascada Híbrido (Simétrico-Asimétrico)

presentada por

Olga Lidia Jimenez Antunez

Ing. en Comunicaciones y Electrónica por la U. Fray Luca Paccioli como requisito para la obtención del grado de:

Maestría en Ciencias en Ingeniería Electrónica

Director de tesis:

Dr. Jesús Aguayo Alquicira

Co-Director de tesis:

Dr. Jaime Eugenio Arau Roffiel

Jurado:

Dr. Jorge Hugo Calleja Gjumlich – Presidente Dr. Mario Ponce Silva – Secretario Dr. Jesús Aguayo Alquicira – Vocal

Dr. Jaime Eugenio Arau Roffiel – Vocal Suplente

(2)

cenidet

Centro Nacional de Investigación y Desarrollo Tecnológico

SUBSECRETARÍA DE EDUCACIÓN SUPERIOR

DIRECCIÓN GENERAL DE EDUCACIÓN SUPERIOR TECNOLÓGICA CENTRO NACIONAL DE INVESTIGACIÓN Y DESARROLLO TECNOLÓGICO

ANEXO No.11

SEP'

Institutos Tecnológicos

SECRETARIA DE EDUCACIÓN PÚBLICA

ACEPTACIÓN DEL DOCUMENTO DE TESIS

M10

Cuemavaca, Mor., a 9 de enero de 2012 Dr. Carlos Manuel Astorga Zaragoza

Jefe del Depto. de Ing. Electrónica Presente.

At'n: Dr. Carlos Aguilar Castillo. Presidente del Consejo del Posgrado

Nos es grato comunicarle, que conforme a los lineamientos para la obtención del grado de Maestro en Ciencias en Ingeniería Electrónica de este Centro, y después de haber sometido a revisión académica la tesis titulada "ESTUDIO DE TÉCNICAS DE MODULACIÓN PARA EL INVERSOR MULTINIVEL EN CASCADA HÍBRIDO (SIMÉTRICO-ASIMÉTRICO)" realizada por la alumna Olga Lidia Jiménez Antúnez y dirigida por el Dr. Jesús Aguayo Alquicira y co-dirígida por el Dr. Jaime Eugenio Arau Roffiel y habiendo realizado las correcciones que le fueron indicadas, acordamos ACEPTAR el documento final de tesis, así mismo le solicitamos tenga a bien extender el correspondiente oficio de autorización de impresión.

Atentamente

La Comisión de Revisión de Tesis

Dr. Jopgle Hugo Calleja Gjumlich Revisor

Dr. Mario Ponce Silva Revisor

c.p: Dr. Gerardo Vicente Guerrero Ramírez - Subdirector Académico.

L.I. Guadalupe Garrido Rivera - Jeta del Departamento de Servicios Escolares Dr Jesús Aguayo Alquicira.- Director de Tesis.

Estudiante. Expediente.

Interior Internado Palmira S/N, Col. Palmira C.P. 62490, Cuernavaca, Morelos, México Tel. 01(777) 362-7770 (con 10 líneas), Fax 01(777) 362-7795

(3)

«HWOSy,

cenidet

Centro Nacional de Investigación y Desarrollo Tecnológico

@

SEP

Institutos Tecnológicos

SECRETARIA DE

EDUCACIÓN PÚBLICA

SEP

SUBSECRETARÍA DE EDUCACIÓN SUPERIOR

DIRECCIÓN GENERAL DE EDUCACIÓN SUPERIOR TECNOLÓGICA CENTRO NACIONAL DE INVESTIGACIÓN Y DESARROLLO TECNOLÓGICO

ANEXO No. 12

AUTORIZACIÓN DE IMPRESIÓN DE TESIS

M11

Cuemavaca, Mor., a 9 de enero de 2012

C. Olga Lidia Jiménez Antunez

Candidata al grado de Maestro en Ciencias en Ingeniería Electrónica

Presente.

Después de haber atendido las indicaciones sugeridas por la Comisión Revísora del Consejo de Posgrado en Ciencias en Ingeniería Electrónica en relación a su trabajo de tesis cuyo título es: "ESTUDIO DE TÉCNICAS DE MODULACIÓN PARA EL INVERSOR MULTINIVEL EN CASCADA HÍBRIDO (SIMÉTRICO-ASIMÉTRICO)", me es grato comunicarle que conforme a los lineamientos establecidos para la obtención del grado de Maestro en Ciencias en Ingeniería Electrónica en este centro se le concede la autorización para que proceda con la impresión de su tesis.

Dr. CarlosIManLiéfAstorga Zaragoza Jefe del Departamento de Ingeniería Electrónica

c.p: Dr Gerardo Vicente Guerrero Ramírez - Subdirector Académico Dr. Carlos Aguilar Castillo.- Presidente del consejo de Posgrado.

L.l. Guadalupe Garrido Rivera.- Jefa del Departamento de Servicios Escolares. Dr Jesús Aguayo Alquicira.- Director de Tesis

Estudiante. Expediente.

Interior Internado Palmira S/N, Col. Palmira C.P. 62490, Cuemavaca, Morelos, México Tel. 01(777) 362-7770 (con 10 líneas), Fax 01(777) 362-7795

(4)

DEDICATORIA

Con respeto, admiración y todo mi amor, a mis papás y mis hermanos. Gracias por todo el cariño, el apoyo y los

consejos. “Ustedes son los más importante que hay en mi vida” los quiero mucho. Con ternura a Kimy, por ser el angelito

que me enseño qué a pesar de todo, en la vida debes esforzarte para conseguir lo que

(5)

Agradecimientos

A Dios, por darme fuerza para siempre seguir adelante y por regalarme la mejor familia que alguien pueda tener.

A mis padres, la Sra. Modesta Antunez y el Sr. Ascención Jimenez, por su infinito amor incondicional y por hacer suyos mis sueños respetando siempre mis decisiones.

A Letty, por ser mi amiga antes que mi hermana. A Javier, Mario e Isma, mis tres hermanos, por preocuparse por mi y hacerme sentir especial. A Yolanda Rodríguez, por traer a mi vida un angelito hermoso.

A Misael Rosas, por sus palabras de aliento, su cariño contante, por el apoyo brindado siempre y sobre todo por llenarme de paz en los momentos de desesperación.

A mi asesor el Dr. Jesús Aguayo Alquicira y a mi co-asesor el Dr. Jaime Arau Roffiel, por el tiempo invertido en esta investigación y por el invaluable conocimiento compartido.

A mis revisores de tesis el Dr. Jorge Hugo Calleja Gjumlich y Dr. Mario Ponce Silva, por todo su apoyo, sus consejos y correcciones para mejorar esta investigación.

A mis profesores, Dr. Jorge Hugo Calleja Gjumlich, Dr. Jesús Aguayo Alquicira, Dr. Carlos Aguilar Castillo, Dr. Abraham Claudio Sánchez, Dr. Mario Ponce Silva y Dr. Jaime Eugenio Arau Roffiel, a quienes debo mi formación como investigador.

Al Dr. Carlos Aguilar y al Dr. Jesús Aguayo por su confianza, por todos los momentos compartidos, por las incontables platicas. Pero sobre todo, por hacer más amena mi estancia en CENIDET, Gracias!!!

A la hermandad potenciómetra: Miriam, Josefa, Susy, Juanito, Roman, Julio, Aqui, Eligio, Armando y Beto, por compartir conmigo no sólo un salón de clase, si no también muchos momentos de alegría, y unos cuantos de enojo y tristeza :D. Susy, gracias por tus interminables enseñanzas de vida.

Al Centro Nacional de Investigación y Desarrollo Tecnológico (CENIDET) por haberme dado la oportunidad de realizar mis estudios de posgrado en el área de maestría en ciencias en ingeniería electrónica. Y a todo el personal que me facilito información o material para concluir este trabajo.

Al Consejo Nacional de Ciencia y Tecnología (CONACYT) por solventar económicamente el desarrollo de esta investigación.

A la Dirección General de Educación Superior Tecnológica (DGEST) por el apoyo económico brindado para concluir este trabajo de tesis.

(6)

cenidet Contenido

I

Contenido

Lista de figuras ... III Lista de tablas ... V Acrónimos ... VI Simbología ... VII Resumen ... VIII Abstract ... IX Capítulo 1 Introducción ... 1 1.1 Antecedentes ... 1

1.2 Estado del arte ... 2

1.3 Problemática ... 5

1.4 Propuesta de solución ... 5

1.5 Objetivo general y objetivos particulares ... 6

1.6 Alcances y aportaciones ... 6

1.7 Organización del documento ... 7

Capítulo 2 Inversores multinivel ... 8

2.1 Inversor multinivel ... 8

2.2 Inversor multinivel con diodo de enclavamiento ... 10

2.3 Inversor multinivel con condensador flotado ... 11

2.4 Inversor multinivel en cascada ... 12

2.4.1 Inversor multinivel en cascada simétrico ... 14

2.4.2 Inversor multinivel en cascada asimétrico... 14

2.4.3 Inversor multinivel en cascada híbrido ... 15

2.5 Técnicas de modulación ... 17

2.5.1 PWM sinusoidal ... 17

2.5.2 Eliminación selectiva de armónicos ... 19

2.5.3 Técnica de modulación vectorial ... 21

Capítulo 3 Estudio de la plataforma de prueba y construcción del modulador ... 24

3.1 Introducción... 24

(7)

II

3.3 Corrección de la plataforma de prueba ... 28

3.4 Diseño del modulador ... 29

3.4.1 Implementación del modulador para la fase A ... 29

3.4.2 Implementación del modulador para la fase B ... 32

3.4.3 Implementación del modulador para la fase C ... 36

Capítulo 4 Resultados de simulación y experimentales ... 38

4.1 Introducción... 38

4.2 CMLIH con índice de modulación de 0.8 ... 39

4.3 CMLIH con índice de modulación de 1 ... 49

Capítulo 5 Conclusiones y trabajos futuros ... 57

5.1 Conclusiones ... 57 5.2 Trabajos futuros ... 59 Referencias ... 60 A. Anexo A ... 63 B. Anexo B ... 64 C. Anexo C ... 65 D. Anexo D ... 71 E. Anexo E ... 72

(8)

III

Lista de figuras

Figura 1.1. Diagrama de bloques del modulador integrado a un CMLIH……….………2

Figura 2.1. Clasificación de los inversores……….……8

Figura 2.2. Técnicas de modulación para los inversores multinivel………....…...9

Figura 2.3. Convertidor de dos, tres y n niveles respectivamente ………......10

Figura 2.4. DCMLI de tres niveles……….…..10

Figura 2.5. FCMLI de tres niveles………....12

Figura 2.6. Clasificación del CMLI………......13

Figura 2.7. CMLI de 7 niveles………...………...13

Figura 2.8. CMLIH de siete niveles………...………...16

Figura 2.9. Técnica de modulación PWM sinusoidal………...19

Figura 2.10. Ángulos de disparo en una señal con similitud de ¼ de onda………..20

Figura 2.11. Mapa de vectores de conmutación para inversores multinivel……….22

Figura 3.1.Distribución general de la plataforma de prueba……….24

Figura 3.2. Diagrama a bloques de las señales de control con la etapa de potencia……….25

Figura 3.3. Señal de conmutación y tiempo muerto de una celda……….27

Figura 3.4. a) Simulación de la plataforma de control para la fase A, b) Patrón de conmutación con m =1……….…30

Figura 3.5. Plataforma de control para la fase A en Matlab/Simulink………..31

Figura 3.6. Patrón de conmutación para la fase A con m=1………...31

Figura 3.7. Patrón de conmutación para la fase A……….……32

Figura 3.8. a) Simulación de la plataforma de control para la fase B, b) Patrón de conmutación con m =1……….……33 Figura 3.9. Señal triangular que genera la señal portadora………...33 Figura 3.10. Plataforma de control para la fase B en Matlab/Simulink………34 Figura 3.11. Patrón de conmutación para la fase B con m=1………..….34 Figura 3.12. Implementación del patrón de conmutación para la fase B………..…35 Figura 3.13. a) Simulación de la plataforma de control para la fase C, b) Patrón de conmutación con m =1……….…36

Figura 3.14. Patrón de conmutación para la fase C con m=1...……….37

(9)

IV

Figura 4.1. Diagrama a bloques del CMLIH……….38

Figura 4.2. Plataforma de simulación del CMLIH………...……….40 Figura 4.3. Tensión de salida del CMLIH con m=0.8………...41 Figura 4.4. FFT y THD de la tensión de salida de fase a neutro del CMLIH con m=0.8……...43 Figura 4.5. FFT y THD de la tensión de salida entre fases del CMLIH con m=0.8……….44

Figura 4.6. Tensión de salida del CMLIH con m =1...………...45

Figura 4.7. FFT y THD de la tensión de salida de fase a neutro del CMLIH con m=1…………47

Figura 4.8. FFT y THD de la tensión de salida entre fases del CMLIH con m=1……….…48 Figura 4.9. Tensión de salida del CMLIH con m=0.8……….…..49

Figura 4.10. FFT y THD de la tensión de salida de fase a neutro del CMLIH con m=0.8….…..50 Figura 4.11. FFT y THD de la tensión de salida entre fases del CMLIH con m=0.8………..….51 Figura 4.12. Desfase existente con m=0.8………..…..52 Figura 4.13. Tensión de salida del CMLIH con m=1……….….…...53

Figura 4.14. FFT y THD de la tensión de fase a neutro del CMLIH con m=1………...54

Figura 4.15. FFT y THD de la tensión entre fases del CMLIH con m=1………....55

Figura 4.16. Desfases existentes con m=1………...56

Figura 5.1. THD obtenida….……….……..58

Figura A1. Diagrama electrónico del módulo L298N…...………..63

Figura B1. Diagrama electrónico del modulador………...64

Figura C1. Plataforma de simulación del CMLIS con falla en una celda………...65

Figura C2. Tensión de salida del IMCS con falla…..……….…...65

Figura D1. Patrón de conmutación fase A……..………....….71

Figura D21. Patrón de conmutación fase B y C…….………....…..71 Figura E1. Gráfica de desbalance de tensión permitido………..….72

(10)

V Lista de tablas

Tabla 2.1. Características fundamentales de los inversores multinivel……….17

Tabla 2.2. Características fundamentales de las técnicas de modulación...23

Tabla 3.1. Características de la plataforma de prueba………...26

Tabla 3.2. Características del CMLIH……….………...28

Tabla 4.1. Niveles de tensión y THD del CMLIH simulado……….56

Tabla 4.2. Niveles de tensión y THD del CMLIH implementado……….56

Tabla 5.1. Comparación de THD entre el CMLIH y trabajos realizados en CENIDET………...59

Tabla C1. Niveles de tensión y THD del CMLIS implementado………..70 Tabla E.1. THD permitida según la L0000-45………..72

(11)

VI

Acrónimos

APOD Disposición alterna opuesta de fase

CD Corriente directa

CD-CA Corriente directa-Corriente alterna

CENIDET Centro Nacional de Investigación y Desarrollo Tecnológico

CMLI Inversor multinivel en cascada

CMLIA Inversor multinivel en cascada asimétrico

CMLIH Inversor multinivel en cascada híbrido

CMLIS Inversor multinivel en cascada simétrico

DCMLI Inversor multinivel con diodos de enclavamiento

DSEP Dispositivos semiconductores de potencia

EPROM Memoria de solo lectura programable borrable

FCMLI Inversor multinivel con condensador flotado

FFT Transformada rápida de Fourier

FPGA Arreglo de compuertas programables en campo

PD Disposición de fase

POD Disposición opuesta de fase

PSPWM Corrimiento de fase de portadoras

PWM Modulación por ancho de pulso

(12)

VII

Simbología

Capacitor

Capacitor para la fuente de CD

Vectores de conmutación

Desbalance de voltaje máximo

Frecuencia de operación

Estado de conmutación

Potencia de fase Señal portadora Interruptor 1

Voltaje de la componente armónica

Voltaje de corriente directa

Voltaje nominal de la componente fundamental

Valor pico del voltaje entre fases Voltaje promedio del voltaje entre fases

Ciclo de trabajo

Joules por fase Joules por celda

Índice de modulación

Niveles de tensión en la señal de salida

Fuentes de corriente directa

Tiempo muerto Microfaradio Desfasamiento Orden de armónico Ampere Corriente Resistencia Periodo Celda Ángulo de disparo

(13)

VIII

Resumen

Este trabajo de tesis presenta el diseño e implementación de un inversor multinivel en cascada híbrido de 7 niveles (sistema trifásico configurado como inversor multinivel en cascada asimétrico en la fase A e inversor multinivel en cascada simétrico en las fases B y C), el cual es una alternativa de conversión de energía de CD-CA. La principal característica del inversor multinivel es la de sintetizar el voltaje de salida en escalones de tensión, de manera que los dispositivos semiconductores sólo manejan el valor de tensión de un escalón; esta característica hace que las topologías multinivel sean una excelente opción para la conversión de CD-CA.

La implementación de la etapa de potencia del inversor multinivel en cascada híbrido se realizó en una plataforma de prueba existente en CENIDET. Para desarrollar la etapa de control del inversor se utiliza la técnica de modulación PWM sinusoidal para la fase A y la técnica eliminación selectiva de armónicos para las fases B y C.

Antes de implementar el inversor multinivel en cascada híbrido, se llevaron a cabo diversas simulaciones, las cuales permitieron estudiar los efectos causados a la onda de salida relacionados principalmente con los niveles de tensión y la THD.

Los resultados obtenidos en esta investigación están dentro de los niveles de desbalance de tensión permitidos y cubren con los valores de variación de THD sugeridos por la norma L0000-45.

Finalmente, se cumple con el objetivo de conseguir un voltaje de salida entre fases balanceado con THD reducida.

(14)

IX

Abstract

This thesis presents the design and implementation of a seven level hybrid cascaded multilevel inverter (three-phase system configured as an asymmetrical cascade multilevel inverter on phase A and symmetric cascade multilevel inverter on phases B and C), which is a DC-AC power conversion alternative. The main feature of the multilevel inverter is to synthesize the output voltage into voltage steps so that the semiconductor devices only handle the voltage of a step. These features make of the multilevel topologies an excellent choice for DC-AC conversion. The implementation of the power stage of the hybrid cascaded multilevel inverter was performed on a platform existing at CENIDET. The PWM sinusoidal modulation technique on phase A and the selective harmonic elimination technique on phases B and C are used to develop the control stage for the inverter.

Before implementing the hybrid cascaded multilevel inverter, several simulations were carried out under different conditions; these simulation allowed to study the effects on the output waveform mainly related to voltage levels and THD.

The results obtained on this investigation are within the unbalanced permitted voltage levels meeting the THD variation between phases suggested by the standard L0000-45.

Finally the objective of achieving an output voltage between phases balanced with low THD is obtained.

(15)

1

Capítulo 1

Introducción

En este capítulo se describen de manera breve los antecedentes de los inversores multinivel, se realiza el estudio del estado del arte y se plantea la problemática a resolver; además, se agrega la propuesta de solución y los objetivos, tanto generales como particulares que se conseguirán con el desarrollo de este tema de investigación. Posterior a esto, se agrega la hipótesis, los alcances, las aportaciones del trabajo y finalmente se presenta la organización del documento.

1.1 Antecedentes

En la actualidad, el avance tecnológico en el área de la electrónica ha permitido desarrollar sistemas de media y alta potencia, que otorgan confiabilidad e incrementan la eficiencia de los procesos, aunque sin lograr obtener una completa inmunidad a las fallas de alimentación de la red eléctrica, fallas en la fuente de CD (corriente directa), en los Dispositivos Semiconductores de Potencia (DSEP) o las fallas que se presentan en la carga [1]. Por ello día a día existe un creciente interés y necesidad de desarrollar sistemas tolerantes a fallas, que en un corto tiempo realicen el diagnóstico de falla (detección, localización e identificación [2]) para evitar averías que pongan en riesgo la integridad humana, ambiental y económica. Una aplicación muy interesante en el área de la electrónica de potencia es la implementación del convertidor de CD-CA (corriente directa a corriente alterna) también conocido como inversor con tolerancia a fallas, ya que dichos sistemas encuentran muchas aplicaciones en procesos críticos en una amplia gama de disciplinas, en las que destacan las aplicaciones dentro de la industria aérea, nuclear, petrolera, minera, cementera, metalúrgica, siderúrgica [3], [4], entre otras.

El inversor puede ser del tipo convencional (de dos y tres niveles) y del tipo multinivel (de más de tres niveles), el cual destaca sobre los convencionales por sus características: reducción de estrés en los DSEP, la mejora de la rapidez en la respuesta dinámica del inversor, así como la disminución en la distorsión armónica total THD (Total Harmonic Distortion) [5].

Las configuraciones tradicionales del inversor multinivel son: inversor multinivel con diodos de enclavamiento DCMLI (Diode Clamped Multilevel Inverter), inversor multinivel con condensador flotado FCMLI (Flying Capacitor Multilevel Inverter) e inversor multinivel en cascada CMLI (Cascade Multilevel Inverter); de éste se deriva el inversor multinivel en cascada simétrico CMLIS (Cascade Multilevel Inverter Symmetric) y el inversor multinivel en cascada asimétrico CMLIA (Cascade Multilevel Inverter Asymmetric), de la aplicación de ambas derivaciones en sistemas trifásicos surge el inversor multinivel en cascada híbrido CMLIH (Cascade Multilevel Inverter Hybrid), el cual conserva las características generales de un inversor multinivel, y en conjunto con la apropiada técnica de modulación es capaz de obtener mayor nú-

(16)

Cenidet Capítulo 1 Introducción

2

mero de niveles y menor THD [6]. De manera adicional es importante mencionar que gracias a su configuración el CMLIH puede ser propuesto como una solución al diagnóstico de falla, para compensar el desbalance ocasionado por la presencia de una falla en una fase de un CMLIS trifásico y así pertenecer a la clasificación de sistemas tolerantes a fallas.

Las técnicas de modulación aplicadas principalmente en CMLI son: la modulación por ancho de pulso sinusoidal PWM (pulse-width modulation), la eliminación selectiva de armónicos y la técnica de modulación vectorial [7].

Este trabajo de tesis se enfoca en el estudio e implementación de un modulador integrado a un CMLIH (fase A configurada como CMLIA y las fases B y C como CMLIS), en las cuales se utilizan la técnica de eliminación selectiva de armónicos y la técnica de modulación PWM sinusoidal (ver figura 1.1) para controlar la conmutación de los DSEP que integran cada fase.

MODULADOR Técnica de modulación eliminación selectiva de armónicos CMLIH

Fase A Fase B Fase C Fase C

Técnica de modulación PWM sinusoidal Fase B Fase A Etapa de potencia Configurada como CMLIA Configurada como CMLIS Técnica de modulación PWM sinusoidal Configurada como CMLIS Etapa de control

Figura 1.1. Diagrama de bloques del modulador integrado a un CMLIH.

Es indispensable aclarar que a pesar de que el CMLIH puede ser propuesto como un sistema tolerante a falla, presentándose como una solución al diagnóstico de falla (ya que posee tendencias de aplicación como reconfiguración analítica) para compensar el desbalance ocasionado por la presencia de una falla en una fase de un IMCS trifásico, la localización, la detección y la estimación de dicha falla queda fuera del alcance de este tema de tesis. El trabajo se centra entonces en la validación de la configuración del CMLIH y el estudio e implementación de las técnicas de modulación que ofrecen mejores resultados al aplicarse en dicho inversor, para conseguir un balance de tensión entre fases con THD reducida.

1.2 Estado del arte

La función principal de los inversores es generar una corriente alterna a partir de una fuente de corriente continua [8]. En la literatura los inversores se dividen en convencionales (de dos y tres niveles) y los multinivel (de más de tres niveles), que se basan en un arreglo de semiconductores y fuentes CD que forman un voltaje de salida alterno; las conmutaciones de los DSEP permite el escalonamiento de varios niveles de la señal de salida corrigiendo el deterioro de la calidad de la energía en la red eléctrica que ocasionan los inversores convencionales.

(17)

3

Los estudios reportados en la literatura que son considerados esenciales para el análisis de los inversores son [9], [10] y [11]. En [9] se analizan las características más relevantes de los inversores multinivel y sus diferentes topologías; describe las ventajas en comparación con los inversores convencionales, anota una breve descripción de las aplicaciones reales, proporciona una introducción de las técnicas de modelado y describe las estrategias de modulación más comunes para cada una de estas topologías. En [10] se presentan los tipos de control relevantes y el desarrollo de métodos de modulación para esta familia de convertidores, se enfoca a las técnicas de modulación por ancho de pulso sinusoidal, eliminación selectiva de armónicos y modulación vectorial, para finalizar se muestran algunas aplicaciones industriales y aspectos tecnológicos. Y en [11] se realiza una comparación de estos inversores basándose en los criterios de la calidad en la tensión de salida, en la complejidad de los circuitos de potencia y los costos de implementación.

Estudiando de manera particular el DCMLI, en [12] se presenta el diagrama electrónico, las principales características de operación, las ventajas y desventajas de dicha configuración. En [13] se presenta un DCMLI de 5 niveles con tolerancia a fallas, el cual propone una nueva configuración que es desarrollada a través de la modificación de la señal de control que resulta del análisis de las fallas de los dispositivos de alimentación; la validez del esquema propuesto es confirmado por los experimentos realizados en un prototipo de una sola fase, obteniendo un DCMLI con tolerancia a fallas con capacidad que mejora la fiabilidad del sistema.

La configuración del FCMLI, las principales características de operación, las ventajas y desventajas son reportadas en [14] y en [15] se analiza un inversor de cuatro niveles con condensadores flotantes tolerante a fallas, para lo cual se utilizan interruptores adicionales que aíslan la falla; los condensadores trabajan a diferentes tensiones dando la oportunidad de tener redundancia material para obtener un voltaje balanceado. La mayoría de los inversores implementados con esta topología son de tres niveles debido a que con un número mayor de niveles se dificulta su realización por el número elevado de diodos de enclavamiento; además, a mayor cantidad de niveles el control presenta mayor complejidad.

El CMLI es otra configuración derivada del inversor multinivel la cual tiene diversas aplicaciones en el área industrial [3] y [4], en sistemas de generación de energía eléctrica renovable [16] y [17], entre otras. La configuración de este inversor, las principales características de operación, las ventajas y desventajas son reportadas en [18].

Se analizaron dos artículos que estudian un inversor multinivel de siete niveles tolerante a falla, que utilizan interruptores bidireccionales para aislar la falla; en [19] los estados de conmutación de las células se controlan con la técnica de modulación vectorial, la cual requiere un gran cálculo matemático para su aplicación. En [20] se usa la técnica de modulación PWM sinusoidal para obtener un balance de tensión, este trabajo realiza el cálculo del porcentaje de

(18)

4

degradación que obtiene con la relación del voltaje efectivo de salida con falla y el voltaje efectivo sin falla.

En [21] se presenta un inversor en cascada de 11 niveles que utiliza la modulación PWM sinusoidal para generar las señales de compuerta, las cuales se reasignan cuando existe una falla. En este trabajo se obtiene una operación nominal sólo cuando existe una célula con falla ya que cuando se tienen dos células con falla se obtiene el 50% de degradación del voltaje.

Los trabajos de investigación presentados anteriormente muestran la importancia que toma la aplicación de las técnicas de modulación en los inversores multinivel; por ello, se realizó un estudio bibliográfico para conocer las características de operación de las técnicas más utilizadas.

En [22] se aporta una comparación entre las diferentes estrategias de conmutación para convertidores multinivel en cascada, enfocándose principalmente al estudio de la técnica PWM sinusoidal y la técnica de modulación vectorial. La comparación se basa en la distorsión armónica total de un inversor multinivel en cascadas de cinco niveles.

Una comparación de las variantes que existen de la técnica de modulación PWM sinusoidal se estudia en [23], el método de comparación se basa en la calidad espectral del voltaje de salida, además este trabajo propone una técnica de modulación adicional a los métodos basados en PWM sinusoidal. Los resultados de la técnica de modulación propuesta son comparados y verificados en simulación con la técnica PWM sinusoidal aplicada a un inversor multinivel en cascada de cinco niveles.

El estudio detallado del algoritmo de control vectorial se encuentra en [19], este análisis es interesante ya que, ante la presencia de una falla en el inversor multinivel, la onda de salida no sufre degradación, debido a que la técnica de modulación aplicada hace uso de los estados redundantes de conmutación, de esta manera el algoritmo propuesto es capaz de producir un equilibrio de fase a neutro con la mínima distorsión armónica. Los resultados obtenidos en simulación son verificados experimentalmente en un inversor multinivel en cascada de 7 niveles.

El análisis de la técnica de modulación eliminación selectiva de armónicos se presenta en [24], el cual se enfoca en la simulación e implementación de inversores de 5 y 7 niveles. El objetivo de este trabajo es describir la eficacia de la eliminación de los armónicos de orden seleccionado, además se describe una aplicación en la que se propone un algoritmo que reduce significativamente la carga computacional; característica que facilita su aplicación.

En CENIDET se ha realizado una ardua investigación relacionada con los inversores multinivel. El primer trabajo realizado se enfoca al estudio e implementación de un inversor multinivel, el cual analiza las tres topologías existentes, elabora una comparación entre ellas para determinar cual presenta más ventajas para su aplicación en el área de calidad de la energía al

(19)

5

utilizarse como filtro activo, realiza una evaluación de las técnicas de modulación aplicables a inversores multinivel y menciona algunas de sus áreas de aplicación [25].

El segundo trabajo reportado estudia la técnica de modulación PWM implementada en un FPGA para aplicaciones en inversores multinivel en cascada, lleva a cabo un estudio general de los dispositivas lógicos programables aplicados en electrónica de potencia y reporta un análisis del contenido armónico de las señales de tensión obtenidas con el patrón de conmutación empleado [26].

Un tercer trabajo se enfoca en el análisis del inversor multinivel en cascada tolerante a fallas, usa la estrategia de modulación PWM, que ante la presencia de falla de cortocircuito o circuito abierto en un interruptor de potencia provoca que las señales de compuerta se reconfiguren para obtener un voltaje línea-línea balanceado [27]. Consecutivamente se realizó el desarrollo de un inversor que sugiere su aplicación en sistemas de generación eólico, la técnica de modulación aplicada es la de corrimientos de fase de multiportadoras, la cual se seleccionó con base en un análisis de las diversas técnicas de modulación. La implementación del modulador programado se realizó en un FPGA (Field Programmable Gate Array) que tiene como objetivo gobernar el encendido y apagado de los interruptores [28].

Por último se encuentra el diseño y construcción de un inversor multinivel simétrico monofásico de 7 niveles, que tiene la característica de emular fallas en los interruptores de cada celda que componen al inversor; además, es capaz de operar con diferentes técnicas de modulación con el fin de facilitar estudios futuros relacionados con diagnóstico de fallas, tolerancia a fallas y confiabilidad [29].

1.3 Problemática

Considerando el creciente interés y necesidad de desarrollar inversores que sean capaces de entregar un voltaje de salida entre fases balanceado con THD reducida, el problema abordado en esta investigación consiste en validar la configuración del CMLIH en la plataforma de prueba del CMLI trifásico desarrollada en CENIDET y realizar el estudio e implementación de las técnicas de modulación que ofrecen mejores resultados al aplicarse en dicho inversor, con la finalidad de conseguir un balance de tensión entre fases con una THD reducida.

1.4 Propuesta de solución

La solución del problema comienza con el análisis y corrección de la plataforma de prueba del CMLI trifásico existente en CENIDET. Una vez concluida esta actividad se propone el estudio y selección de las técnicas de modulación para cada una de las fases; posteriormente se realiza la implementación del modulador, en seguida se procede al acoplamiento del inversor con

(20)

6

dicho modulador y finalmente se obtienen y reportan los resultados obtenidos en el IMCH implementado para concluir con el tema de investigación.

1.5 Objetivo general y objetivos particulares

Objetivo general:

Conseguir el balance de tensión entre fases con THD reducida en el IMCH ante las condiciones de diseño de la plataforma de pruebas.

Objetivos específicos:

 Estudiar las técnicas de modulación empleadas en inverso multinivel en cascada (simétrico y asimétrico).

 Analizar en simulación las técnicas de modulación adecuadas, tanto para la celda del convertidor multinivel simétrico como para la celda del convertidor multinivel asimétrico.  Implementar la etapa de control para la fase asimétrica y las dos fases simétricas.

 Acoplar los controles a la maqueta experimental del IMC existente en CENIDET.

 Para cumplir con el estudio del convertidor propuesto en este tema de tesis se debe lograr el balance de tensión entre fases con THD reducida en comparación con un IMCS con falla en una de sus celdas.

1.6 Alcances y aportaciones

Los alcances obtenidos con la realización de este trabajo de investigación son: o La implementación del modulador para el IMCH.

o La validación del IMCH en la plataforma de prueba de baja potencia existente en CENIDET.

o La reducción en los resultados de THD obtenidos en el IMCH en comparación con el IMCS con falla en una celda.

Las aportaciones conseguidas con el desarrollo de este tema de tesis son:

o Con la hibridación del sistema se incrementan los márgenes de estabilidad otorgando un mejor uso de los recursos disponibles.

(21)

7

o Se contribuye a la investigación en el área de inversores con tolerancia a falla, aportando

una nueva configuración capaz de obtener un óptimo funcionamiento aún ante la presencia de una falla en un IMCS trifásico.

o Se otorga mayor confiabilidad y eficiencia al tener mayor cantidad de niveles con menos DSEP.

1.7 Organización del documento

El documento ha sido organizado en 5 capítulos. El capítulo 1 está constituido por los puntos establecidos anteriormente.

En el capítulo 2 se estudia el inversor multinivel, se analizan las topologías derivadas del mismo y se enlistan las características que poseen cada una de ellas. Se realiza un estudio sobre las técnicas de modulación aplicadas en inversores multinivel enfocándose a la vectorial, la PWM sinusoidal y la técnica de eliminación selectiva de armónicos; finalmente se realiza una evaluación para elegir las técnicas de modulación apropiadas para cada fase y así poder desarrollar el modulador del IMCH.

El capítulo 3 está dedicado al estudio y corrección de la plataforma de prueba y al diseño e implementación del modulador del inversor.

El capítulo 4 se divide en tres partes principales. En la primera parte se presenta el comportamiento en simulación del CMLIH con índices de modulación de 0.8 y 1, en la segunda parte se obtienen los resultados de la implementación del IMCH con los mismos índices de modulación aplicados en simulación, y finalmente, en la tercera parte se recopilan los resultados de un CMLIS con falla en una de sus celdas con índices de modulación de 0.8 y 1.

El capítulo 5 presenta las conclusiones realizadas mediante la comparación de los resultados obtenidos, además se proponen recomendaciones y trabajos futuros.

(22)

8

Capítulo 2

Inversores multinivel

El capítulo se basa en el estudio de las topologías derivadas del inversor multinivel y las técnicas de modulación más usadas en el inversor multinivel en cascada, como lo son, la técnica de modulación vectorial, la PWM sinusoidal y la técnica de modulación por eliminación selectiva de armónicos, también realiza un análisis detallado en el cual evalúa las características de cada una de las técnicas mencionadas y decide cuál aporta mejores beneficios en la implementación del inversor multinivel en cascada híbrido.

2.1 Inversor multinivel

El objetivo principal que tiene la electrónica de potencia es realizar de manera eficiente la conversión de la energía eléctrica, lo que se consigue mediante rectificadores (convertidores de corriente alterna a corriente directa), cicloconvertidores (convertidores de corriente alterna a corriente alterna), fuentes conmutadas (convertidores de corriente directa a corriente directa) y de inversores (convertidores de corriente directa a corriente alterna)[30]; éste último es el tópico central en el estudio de esta investigación, en la figura 2.1 se muestra su clasificación principal.

INVERSORES CONVENCIONALES MULTINIVEL (MÁS DE TRES NIVELES) MEDIO PUENTE (2 NIVELES) PUENTE COMPLETO

(3 NIVELES) EN CASCADA (CMLI)

CON CONDENSADOR FLOTADO (FCMLI) CON DIODOS DE

ENCLAVAMIENTO (DCMLI)

Figura 2.1. Clasificación de los inversores.

El inversor multinivel destaca sobre los inversores convencionales debido a las siguientes características[28]:

 Cada interruptor bloquea solamente la tensión correspondiente a un nivel de CD de la onda de salida, evitando el desequilibrio estático y dinámico de la conexión en serie de los DSEP.

 Genera ondas de salida con tensiones superiores a la capacidad de bloqueo de los interruptores.

 Pueden operar en un intervalo amplio de frecuencia de conmutación, en función de las características de operación de los interruptores usados.

(23)

Cenidet Capítulo 2 Inversores multinivel

9

 La potencia de los inversores se incrementa al elevar el número de niveles de tensión, sin necesidad de incrementar la corriente, evitando así mayores pérdidas durante la conducción y mejorando el rendimiento del inversor.

 El voltaje de salida en un inversor multinivel presenta un contenido armónico menor que el de un inversor convencional implementado bajo las mismas condiciones de operación.  La respuesta dinámica del inversor es más rápida al emplear filtros de salida de menor

tamaño.

 A mayor cantidad de niveles en la onda de salida la THD disminuye, reduciéndose proporcionalmente el peso y tamaño del filtro de salida del inversor (en caso de requerirse).

Los inversores multinivel se construyen por arreglos de interruptores alimentados por fuentes de CD, los cuales son agrupados en módulos que, en conjunto con un adecuado patrón de conmutación (técnica de modulación), generan niveles de tensión en la salida que asemejan una onda sinusoidal. Las técnicas de modulación más aplicadas en los inversores multinivel son las mostradas en la figura 2.2 [22] y son detalladas más adelante.

TÉCNICA DE MODULACIÓN

VECTORIAL ELIMINACIÓN SELECTIVA _{DE ARMÓNICOS}

PWM CON DISPOSICIÓN DE PORTADORAS PWM CON CORRIMIENTO DE FASE DE PORTADORA PWM SINUSOIDAL DISPOSICIÓN ALTERNA OPUESTA DE FASE (APOD) DISPOSICIÓN DE FASE (PD) DISPOSICIÓN OPUESTA DE FASE (POD)

Figura 2.2. Técnicas de modulación para los inversores multinivel.

El diagrama general utilizado para representar un inversor multinivel de dos, tres y n niveles, es el mostrado en la figura 2.3, en el cual los DSEP se representan por interruptores ideales con varias posiciones, que se encargan de generar diferentes niveles en la onda de voltaje de salida de un inversor con s fuentes de voltaje. El número de niveles que se obtiene está dado por:

(24)

Cenidet Capítulo 2 Inversores multinivel 10 Vc Vc Vc Vc Vc Vc a a a 0 0 0 Va0 Va0 Va0 C1 C1 C1 C2 C2 Cn 0 0 0 ca rg a ca rg a ca rg a

Figura 2.3. Convertidor de dos, tres y n niveles respectivamente.

El inversor multinivel se puede dividir en tres topologías fundamentales [9], tal como lo muestra la figura 2.1; en los siguientes puntos se describe cada una de ellas y se enlistan sus ventajas y desventajas.

2.2 Inversor multinivel con diodo de enclavamiento

Esta topología es la primera configuración multinivel estudiada, surge en el año de 1981 y fue reportada por Nabae [31], la figura 2.4 presenta el diagrama electrónico de un inversor monofásico de tres niveles, cuya construcción requiere n-1 condensadores en el bus de CD, 2(n-1) interruptores para n niveles de tensión deseados a la salida y (n-2(n-1)(n-2) diodos de enclavamiento por fase.

S1 S2 a S1´ S2´ C2 C1 VCD V1 V2 V3

Figura 2.4. DCMLI de tres niveles.

Los diodos de enclavamiento permiten fijar los niveles de tensión en la salida y pueden llegar a manejar el voltaje de más de un nivel, a pesar de que los interruptores principales sólo manejan la tensión de uno de ellos; sin embargo, para poder realizar esto se necesita de un diodo

(25)

11

conectado en serie para repartir las tensiones, lo que eleva la cantidad de dispositivos y, consecuentemente, el costo del inversor. Esta topología puede extenderse a cualquier número de niveles; sin embargo, presenta como desventaja desbalances de tensión en el bus de CD.

Las ventajas que presenta el DCMLI son:

o El método de control es simple para un sistema multinivel de pocos niveles.

o El flujo de potencia reactiva puede ser controlada al cargar y descargar los condensadores del bus de CD.

Desventajas:

o Si el número de niveles de tensión es elevado (mayor de 5 niveles) se requiere gran cantidad de diodos, de manera que la construcción se vuelve compleja, costosa e impráctica de implementar.

o Es necesario controlar el voltaje en los condensadores para mantener el punto neutro; al incrementar el número de niveles esto se torna complejo,

o Con la técnica de modulación adecuada es posible considerarlo un sistema tolerante a fallas, sin embargo, para aislar la falla se tiene que cortocircuitar una fase completa o usar interruptores auxiliares por cada interruptor de la topología, lo cual lo convierte en un sistema muy costoso.

o Es difícil obtener el control del flujo de potencia activa debido a que en esta topología se maneja la potencia activa proveniente de los condensadores; como éstos tienden a descargarse, provocan un desbalance de tensión en el bus de CD.

2.3 Inversor multinivel con condensador flotado

Esta topología surge en el año de 1992 y fue reportada por Meynard [32]. La estructura es parecida al DCMLI pero utiliza condensadores en lugar de diodos para establecer los niveles de tensión; la figura 2.5 presenta el diagrama electrónico de un inversor monofásico de tres niveles, que para su construcción requiere n-1 condensadores en el bus de CD, 2(n-1) interruptores para n niveles de tensión deseados a la salida y (n-1)(n-2)/2 capacitores auxiliares por fase. Cada condensador debe mantener una tensión fija; sin embargo, debido a que los condensadores no siempre están cargados, el convertidor presenta grandes problemas para mantener equilibrados los niveles de tensión. En este caso, la técnica de modulación implementada debe corregir dicho problema mediante la implementación de un control muy complejo; además, en esta topología es necesario cargar previamente los condensadores antes de empezar a operar como inversor, por lo tanto, el arranque se torna lento.

(26)

Cenidet Capítulo 2 Inversores multinivel 12 S1 S2 a S2´ S1´ C2 C1 VCD

Figura 2.5. FCMLI de tres niveles. Las ventajas que presenta el FCMLI son:

o El esfuerzo en tensión de los DSEP se reduce a medida que aumentan los niveles en la onda de salida, debido a que se reduce la tensión que maneja cada dispositivo.

o Para su implementación requiere una gran cantidad de condensadores de almacenamiento. o Proporciona combinaciones extra de conmutación para balancear los niveles de tensión; esto también es utilizado para balancear las pérdidas por conmutación o por conducción de los DSEP.

Las desventajas que presenta esta topología son:

o La cantidad de condensadores usados aumenta proporcionalmente con el número de niveles obtenidos en la onda de salida.

o El número excesivo de condensadores hacen al inversor muy voluminoso.

o El control del inversor es el más complicado entre los inversores estudiados en este trabajo, ya que se encarga de controlar las conmutaciones de los DSEP del inversor y también controla la tensión en todos los condensadores.

o Casi nunca se considera un sistema tolerante a fallas, ya que con una avería los condensadores se cargan de diferentes tensiones arrojando al sistema al colapso irremediable.

2.4 Inversor multinivel en cascada

Su configuración está basada en la conexión en cascada de inversores puente completo (celdas), en los cuales las fuentes de CD son independientes de cada inversor conectado. La onda de salida se forma mediante arreglos de conmutación en los DSEP, controlados por una técnica de modulación, de tal manera que la onda de voltaje de salida corresponde a la suma (o también

(27)

13

diferencia) de las fuentes de CD de cada una de las celdas, esta configuración evita el uso de diodos de enclavamiento para la alimentación del bus de CD, por lo que reduce considerablemente los problemas de desbalance en tensión.

Una característica que vale la pena mencionar es que, debido a su estructura, se puede aumentar fácilmente el número de niveles agregando celdas en cascada, sin tener que rediseñar la etapa de potencia [18]. El CMLI se clasifica en simétrico y asimétrico; éste se divide en asimétrico de potencia dos y en asimétrico de potencia tres (ver figura 2.6). En la figura 2.7(a), se muestra un inversor multinivel de 7 niveles implementado como CMLIS, mientras que en la figura 2.7(b) se muestra un CMLIA de potencia 2 del mismo número de niveles implementado con menos celdas.

CMLIA CMLIS

CMLI

De potencia 3 De potencia 2

Figura 2.6. Clasificación del CMLI.

VCD S1 S1´ + -S2´ S2 a b Celda 1 VCD S3 S3´ + -S4´ S4 Celda 2 VCD S5 + -S6´ S6 Celda 3 VCD S1 S2´ + -S2 S1´ a b Celda 1 2VCD S3 S4´ + -S4 S3´ Celda 2 a) b) Figura 2.7. CMLI de 7 niveles a) simétrico b) asimétrico de potencia 2.

(28)

14

Las ventajas y desventajas de los CMLI son las siguientes: Ventajas.

o Requiere un número reducido de condensadores, ya que no es necesario conectarlos en paralelo con los DSEP, para obtener el funcionamiento del inversor.

o La tensión de salida se incrementa conforme aumenta el número de celdas, sin afectar la tensión que soportan los DSEP.

o Su configuración, en conjunto con la técnica de modulación, permiten reestructurar el sistema para tolerar fallas; esto se debe a que la técnica de modulación permite reconfigurar los estados de conmutación de los DSEP.

Desventajas.

o La cantidad de fuentes de CD aisladas que alimenta el bus de CD aumenta proporcionalmente con las celdas que integran el inversor.

La diferencia de la clasificación del CMLI radica en los niveles de tensión en las fuentes que alimentan las celdas del inversor. Enseguida se describen detalladamente las características del CMLI.

2.4.1 Inversor multinivel en cascada simétrico

En esta configuración los niveles de alimentación de cada una de sus celdas son de la misma magnitud, tal y como se muestra en la figura 2.7(a); cada celda proporciona tres niveles de tensión que son: +VCD, 0 y -VCD, el número de niveles (n) generados en la tensión de salida

depende del número de celdas (z) y está dado por la ecuación 2.2.

(2.2)

2.4.2 Inversor multinivel en cascada asimétrico

Esta clasificación posee la misma configuración que el CMLIS, pero en este caso los niveles de tensión de CD de cada celda del inversor son de valores diferentes (la célula que maneja mayor voltaje es más vulnerable a fallas), como se observa en la figura 2.7(b). Con esta característica se pueden obtener más niveles en la onda de salida con el mismo número de elementos utilizados en un CMLIS.

(29)

15

Como se menciono; el CMLIA se divide en CMLIA potencia 2 y en CMLIA potencia 3, las características de cada uno son descritas a continuación:

 Inversor multinivel en cascada asimétrico de potencia 2

El CMLIA de potencia 2 es alimentado con fuentes de tensión ponderadas en forma binaria, es decir, la alimentación en cada celda es VCD, 2VCD, 4VCD, 8VCD y así sucesivamente hasta

alimentar todas las celdas que integran el inversor; en la figura 2.7(b), se muestra un ejemplo, donde el número máximo de niveles se calcula mediante la ecuación 2.3.

_(2.3)

donde:

n = Cantidad de niveles que se obtienen en la onda de salida. z = Cantidad de celdas que integran el inversor.

 Inversor multinivel en cascada asimétrico de potencia 3

La diferencia del CMLIA de potencia 3 radica en el voltaje de alimentación de cada puente completo, obteniendo más niveles con los mismos componentes que el caso anterior. Para implementar este inversor los niveles de tensión de las fuentes deben incrementase en un orden de potencia 3 (VCD, 3VCD, 9VCD, 27VCD); la fórmula para calcular el número de niveles se

representa en la ecuación 2.4.

(2.4)

donde:

n = Cantidad de niveles que se obtienen en la onda de salida. z = Cantidad de celdas que integran el inversor.

2.4.3 Inversor multinivel en cascada híbrido

El CMLIH es la combinación de la configuración simétrica con la asimétrica implementada en un sistema trifásico; es decir es un inversor multinivel en cascada trifásico con una celda asimétrica de potencia 2 y dos celdas simétricas. La figura 2.8 muestra el CMLIH, para el cual los niveles en la onda de salida están dados por la ecuación 2.3 para la fase A y por la ecuación 2.2 para la fase B y C.

(30)

16

La característica más interesante del CMLIH es que se puede obtener el mismo número de niveles en la onda de tensión de salida con un número diferente de DSEP en sus fases. Dicha característica aumenta su relevancia si se piensa en el desbalance en tensión de un CMLIS trifásico, provocado por la degradación de una de las celdas que integran la fase, ya que este problema puede ser solucionado al hacer los cambios pertinentes y acoplar el sistema para que opere como un CMLIH; de esta manera se corregiría el desbalance y se continuaría con una operación aceptable. Sin embargo, si existe falla en una celda de la fase A, el desbalance es irremediable ya que con una celda sólo se consiguen tres niveles de tensión a la salida.

VCD S1 S1´ + -S2´ S2 Celda 1 VCD S3 S3´ + -S4´ S4 Celda 2 VCD S5 + -S6´ S6 Celda 3 VCD S1 S1´ + -S2´ S2 Celda 1 VCD S3 S3´ + -S4´ S4 Celda 2 VCD S5 + -S6´ S6 Celda 3 VCD S1 S2´ + -S2 S1´ Celda 1 2VCD S3 S4´ + -S4 S3´ Celda 2 NEUTRO FASE A FASE B FASE C S5´ S5´

Figura 2.8. CMLIH de siete niveles.

En la tabla 2.1 se recopilan las características más relevantes de las configuraciones descritas. Y se observa que el CMLI requiere menos componentes para su implementación; además, su modularidad es sencilla, consigue una THD reducida y presenta una alta flexibilidad para aumentar el número de niveles en la onda de salida.

Con base en este análisis se concluye que el CMLI refleja mejores características en comparación con las otras topologías derivadas del inversor multinivel, ya que posee más beneficios en un amplio escenario de operación. De esta manera queda justificado por qué este tema de tesis

(31)

17

Tabla 2.1. Características fundamentales de los inversores multinivel.

PARAMETROS DCMLI FCMLI

CMLI

CMLIS CMLIA CMLIH

Potencia 2 Potencia 3 Diodo de descarga libre 2(n-1) 2(n-1) 2(n-1) 2(n-1) 2(n-1) 2(n-1) Interruptores 2(n-1) 2(n-1) 2(n-1) 2(n-1) 2(n-1) 2(n-1) Diodo de enclavamiento (n-1)*(n-2) 0 0 0 0 0 Capacitores para el bus de CD (n-1) (n-1) (n-1)/2 (n-1)/2 (n-1)/2 (n-1)/2 Capacitores de balanceo 0 (n-1)* (n-2)/2 0 0 0 0

Modularidad Complicada Complicada Sencilla Sencilla Sencilla Sencilla

Flexibilidad para elevar un nivel de tensión

Reducida Alta Media Media Media Alta

Apropiado para manejar energía reactiva Si Si Si Si Si Si Apropiado para menejar energía activa No Si Si Si Si Si Niveles de salida s+1 s+1 2z+1 2 z+1 -1 3z Depende de su _{alimentación}

THD Media Alta Media Reducida Reducida Reducida

2.5 Técnicas de modulación

Las técnicas de modulación son muy importantes para definir el desempeño de los inversores multinivel. Debido a lo reportado en el estado del arte se conoce que las técnicas de modulación más aplicadas en la implementación del CMLI son la PWM sinusoidal, la eliminación selectiva de armónicos y la vectorial (figura 2.2), las cuales son explicadas a continuación.

2.5.1 PWM sinusoidal

Esta es la técnica más popular para el disparo de los interruptores en los inversores multinivel. Su popularidad se debe a que posee capacidad para variar la amplitud de la tensión de salida modificando el índice de modulación, a su rápida implementación, a que proporciona la posibilidad de tolerar y principalmente a los buenos resultados que presenta en una amplia gama de operación, incluso en un escenario de sobre modulación. La técnica PWM sinusoidal se forma de la comparación de una señal moduladora (sinusoidal con índice de modulación m) con varias señales portadoras (triangulares) para generar el patrón de conmutación de los DSEP. Para la implementación de esta técnica se requieren n-1 señales portadoras (donde n es la cantidad de niveles en la onda de tensión de salida).

(32)

18

Recordando la figura 2.2, en la que se muestran las diferentes técnicas de modulación aplicadas en inversores multinivel, vemos que la técnica PWM sinusoidal se divide en:

1) Corrimiento de fase de portadoras PSPWM (Phase Shifted Pulse Width Modulation). 2) Disposición de portadoras PWM, que a su vez se dividen en:

a) Disposición de fase PD (Phase Disposition).

b) Disposición opuesta de fase POD (Phase Opposition Disposition).

c) Disposición alterna opuesta de fase APOD (Alternative Phase Opposition Disposition).

A continuación se describe cada variante mencionada de la técnica PWM sinusoidal. 1) Corrimiento de fase de portadoras PSPWM.

Centra su aplicación en el FCMLI y en el CMLI; La característica principal de esta técnica es la de realizar corrimientos de fase entre portadoras, con la finalidad de posicionar el rizo de conmutación a una frecuencia mayor a la de conmutación, lo que reduce el contenido armónico de la tensión de salida. Las señales portadoras se encuentran desfasadas según la cantidad de niveles del inversor. El desfasamiento se determina por la ecuación 2.5.

(2.5)

La figura 2.9(a) muestra el corrimiento de fase entre portadoras para un inversor de 7 niveles, en el cual el desfase es de 60º.

2) Disposición de portadoras PWM.

Las tres variantes de esta técnica centran su aplicación en DCMLI e CMLI, a continuación se describen las características de cada una.

a) PD, para su implementación, las señales portadoras deben coincidir en fase, pero desplazadas por un nivel positivo y negativo de CD, ver figura 2.9(b). Su principio de operación se basa en la comparación de la señal moduladora de referencia (señal sinusoidal), con respecto a las señales portadoras (señales triangulares de alta frecuencia de la misma magnitud acomodas en bandas contiguas) para determinar el patrón de conmutación de los DSEP.

b) POD. En esta técnica de modulación las señales portadoras están desplazadas por incrementos de CD igual que en la técnica PD, en este caso las señales portadoras que se encuentran por encima de cero están en fase y las señales portadoras que se encuentran

(33)

19

por debajo de cero presentan un corrimiento de fase de 180° tal y como se muestra en la figura 2.9(c). En este caso se sigue el mismo principio de operación que el punto anterior para lograr determinar el patrón de conmutación de los interruptores.

c) APOD. Muestra las portadoras desplazadas por incrementos de CD igual que en la técnica anterior, el desfase de las señales portadoras es de 180º una respecto a la contigua como se muestra en la figura 2.9(d). El principio de operación para determinar el patrón de conmutación de los interruptores en este punto es semejante al descrito en la técnica PD.

a) b)

c) d)

Figura 2.9. Técnica de modulación PWM sinusoidal a) Corrimiento de fase PSPWM, b) Disposición de fase PD, c)

disposición opuesta de fase POD y d) Disposición alterna opuesta de fase APOD.

2.5.2 Eliminación selectiva de armónicos

La técnica de eliminación selectiva de armónicos es una estrategia de modulación que pertenece a la clasificación de técnicas de frecuencia fundamental. La implementación de esta técnica ofrece bajas pérdidas por conmutación en los DSEP debido a que sólo conmutan una vez

(34)

20

por ciclo, su implementación es fácil y su aplicación es conveniente, ya que al emplearse es posible conseguir una reducida THD sin necesidad de utilizar filtros de salida [25].

Esta técnica permite tener simetría de cuarto de onda (figura 2.10), esto se refiere a que sólo es necesario encontrar los ángulos de disparo presentes en el primer cuarto de onda, y los demás se encuentran sumándole o restándole ¼ de onda (π = 90°) o ½ de onda (2π = 180°), según el ángulo que se desee encontrar.

α1 α2 α3 π/2 0 _α5 _α6 _{α7 α8} Donde α4 = π/2 α5 = π - α4 α6 = π - α3 α7 = π - α2 α8 = π - α1 ¼ de onda

Figura 2.10. Ángulos de disparo en una señal con similitud de ¼ de onda.

Para encontrar los ángulos de disparo se recurre al análisis de series de Fourier, se parte de la ecuación 2.6 debido a que la onda es una función periódica impar con un periodo T [33].

(2.6) donde: (2.7) (2.8)

Para un inversor multinivel de n niveles es necesario separar la integral de acuerdo a los ángulos de disparo existentes en el primer cuarto de la onda; por ejemplo, la figura 2.10 corresponde a un inversor multinivel de 7 niveles, en este caso la integral se divide en 4 partes (ecuación 2.9), que corresponden al ángulo α1, α2, α3 y α4 (los niveles de tensión que existen entre ellos son: de 0 a α1 existe 0 volt (V), de α1 a α2 hay 1/3V, de α2 a α3 hay 2/3V y en α4 existe 1V).

(35)

Cenidet Capítulo 2 Inversores multinivel 21 (2.9)

El siguiente paso es encontrar los ángulos de disparo utilizando el sistema de ecuaciones que resultan de 2.9, lo cual se torna más complejo a medida que aumenta el número de niveles en la onda de tensión de salida del inversor; sin embargo, este problema se domina al emplear paquetes computacionales, con los cuales se consigue la solución de las ecuaciones.

2.5.3 Técnica de modulación vectorial

La técnica de modulación vectorial fue ampliamente usada en los años 80´s en convertidores convencionales y tuvo bastante éxito gracias a su característica de aprovechar al máximo el bus de CD, llegando a operar en la zona de sobre modulación [28]. Actualmente centra su aplicación en el DCMLI y el FCMLI, debido a que optimiza las conmutaciones y permite que el control de los interruptores sea de alta eficiencia [34]. Para implementar la modulación vectorial se utilizan procesadores digitales de señales que se encargan de agilizar su implementación; sin embargo, la desventaja surge al aplicar esta técnica de modulación en inversor de varios niveles (> 5), ya que la complejidad del desarrollo matemático aumenta considerablemente, tornando a algoritmos difíciles de implementar debido al consecuente incremento de la carga computacional [35] .

En la modulación vectorial la tensión de salida deseada se expresa como un vector de referencia, dentro del mapa de vectores de conmutación. La longitud del vector se relaciona con la amplitud y la frecuencia de la tensión de salida. En este método de modulación es importante distinguir entre estados de conmutación (L) y vectores de conmutación (D), debido a que diferentes vectores se pueden implementar con varios estados; así tenemos que el número de L está en función del número de niveles (n) dado por la ecuación 2.10, los cuales conforman cierta cantidad de D dadas por la fórmula 2.11.

(2.10)

(2.11)

La complejidad de la selección de los vectores y los estados de conmutación se incrementan de manera severa cuando se incrementa el número de niveles. Debido a que la mayoría de los vectores poseen múltiples estados de conmutación, por lo que se tiene que encontrar un medio sistemático que calcule todos los estados y seleccione el más adecuado [20]. En la figura 2.11 se

(36)

22

aprecia el aumento de los estados de conmutación a medida que aumenta la cantidad de niveles en la onda de salida.

Este método comprende principalmente dos etapas que son: la determinación de los tres vectores más cercanos al vector de referencia y el cálculo de los ciclos de trabajo de cada vector.

El cálculo del vector de referencia DREF se realiza con el promedio de los tres vectores más

cercanos a dicho vector, mediante la solución de la ecuación 2.12.

(2.12)

Donde d1, d2 y d3 representan los ciclos de trabajo de los vectores D1, D2 y D3 respectivamente.

Los ciclos de trabajo se encuentran mediante un amplio análisis matemático explicado detalladamente en [34]. Para finalizar, dado el vector de referencia, el modulador debe determinar las posiciones adecuadas de los interruptores y de esta manera optimizar el funcionamiento del inversor.

a) b)

Figura 2.11. Mapa de vectores de conmutación para inversores multinivel a) De tres niveles, b) De cuatro niveles. En la tabla 2.2 se recopilan las características que destacan en cada una de las técnicas de modulación estudiadas, con el fin de compararlas y elegir cuál de ellas es la que aporta más ventajas en la implementación del CMLIH.

(37)

23

Tabla 2.2. Características fundamentales de las técnicas de modulación.

PARAMETROS

TECNICA DE MODULACIÓN

VECTORIAL PWM sinusoidal Eliminación Selectiva

de Armónicos

THD Reducida Reducida Reducida

Complejidad Elevada Sencilla Sencilla

Aplicaciones DCMLI e FCMLI FCMLI e CMLIS CMLIA

Flexibilidad de aplicación a medida que aumenta el

número de niveles

Baja (se recomienda su aplicación en inversores de 5

niveles como maximo)

Elevada Media

La técnica de modulación seleccionada para la fase A es la de eliminación selectiva de armónicos, ya que sus características de operación mostradas en la tabla 2.2 son muy aceptables para la implementación del CMLIH; además, según la literatura, la técnica PWM sinusoidal no es aplicada en inversores asimétricos y la técnica de modulación vectorial centra su aplicación en inversores con 5 niveles como máximo.

La técnica de modulación PWM sinusoidal en su variante PD se seleccionó para aplicarse en la fase B y C, debido a que es fácil de implementar, la flexibilidad que tiene al aumentar el número de niveles es elevada y además presenta una THD reducida; estas características se encuentran reflejadas en los resultados exitosos reportados en [36], [23] y [37].