CargaActivaYReferenciasDeCorrienteTension-2daParte

(1)

Carga activa y referencias de

corriente/tensión

2da Parte

1. Efectos de los desapareamientos

2. Técnicas de layout de transistores

3. Técnicas de layout de resistores

4. Técnicas de layout de capacitores

(2)

66.08 - Circuitos Electrónicos – Curso Piloto

Efectos de Desapareamientos

RANDOM: Microvariaciones en el tamaño de los dispositivos durante el proceso de fabricación, microvariaciones en el espesor de óxidos o dopaje de difusiones u otros parámetros.

SISTEMATICAS: Variaciones de proceso, resistencias de contactos, flujos de corriente no uniformes, interacción entre difusiones de dos dispositivos distintos, stress causados por encapsulado, gradientes de temperatura, etc.

(3)

(4)

(5)

(6)

(7)

(8)

(9)

(10)

(11)

(12)

(13)

(14)

(15)

(16)

(17)

(18)

(19)

(20)

Interdigitación de Transistores - Ejercicios

• Dibujar el layout de dos transistores interdigitados teniendo W1=3W2 y W2 dividido en 2 fingers. M1 y M2 tienen source comun.

• Dibujar el layout de tres transistores interdigitados teniendo igual W. Usar el numero optimo de fingers para la mejor interdigitación. Todos los

(21)

(22)

(23)

(24)

(25)

(26)

(27)

① COINCIDENCIA: Centroides de los dispositivos tienen que coincidir.

② SIMETRIA: Los arreglos o matrices deben tener perfecta simetría en ejes X/Y.

③ DISPERSION: Segmentos de dispositivos deben estar uniformemente distribuidos.

④ COMPACTACION: Arreglo debe ser lo más compacto posible. Ideal = cuadrado.

(28)

(29)

(30)

(31)

(32)

(33)

(34)

(35)

(36)

(37)

(38)

Solution not very use currently due to precision.

Designs use to use combination of series & parallel resistors by searching for a common factor value to be used as unit cell for building all needed resistors.

(39)

(40)

(41)

(42)

(43)

(44)

(45)

(46)

(47)

(3 to 5 times min. resistor width in process)

(48)

(49)

(50)

(Same W! & 3-5 times min.)

(Connected to low-Z node.)

(51)

(52)

Defined for single Resistor as:

Defined for two Resistors as:

So: 1- Big W helps reducing offset

(53)

A - Asumiendo un proceso donde el Poly tiene un width minimo de 1um y una resistividad de 1kΩ/sq, divida las siguientes resistencias a ser apareadas en segmentos de igual valor (unit cell). Establezca el valor de Resistencia de la celda unitaria, cuales serian valores razonables de L y W de la celda unitaria para obtener un buen matching en ella, asi como la cantidad de segmentos necesarios para armar cada Resistencia .

R1 = 32kΩ R2 = 33kΩ

B – Para los segmentos resultantes del punto A establezca un patron de interdigitacion unidimensional que favorezca aun mas el apareamiento de los resistores R1 y R2.

(54)

o r: Material Permeability. Dialectric Strenght. Typ.: 4 tox: Oxide thickness. Typ.: 200 Å

(55)

(56)

(57)

(58)

(59)

(60)

C1 C3 C3 C2 C4 C4 C4 C4 C5 C5

C5 C5 C5

C5

(61)

(62)

(63)

(64)

(65)

(66)

(67)

Defined for single Cap as:

(68)

6. Referencias

• Libro “The Art of Analog Layout” de Alan Hastings. - Cap.7: Matching de Resistores y Capacitores